八路抢答器工作原理及其依据(最终打印版

1、题目 八路抢答器组员 徐峰 潘倩倩 黄丹刘奎 响陈卓_电工电子技术课程设计任务书姓名 xxx 班级 08计科1班 指导老师 江老师 设计课题：八路抢答器工作原理及其依据设计任务与要求查找一个感兴趣的电工电子技术应用电路，要求电子元件超过3050个或以上，根据应用电路的功能，确定封面上的题目，然后完成以下任务：1、 分析电路由几个部分组成，并用方框图对它进行整体描述；2、 对电路的每个部分分别进行单独说明，画出对应的单元电路，分析电路原理、元件参数、所起的作用、以及与其他部分电路的关系等等；3、 用简单的电路图绘图软件绘出整体电路图，在电路图中加上自己的班级名称、学号、姓名等信息；4、 对整体电

2、路原理进行完整功能描述；5、 列出标准的元件清单；设计步骤1、 查阅相关资料，开始撰写设计说明书；2、 先给出总体方案并对工作原理进行大致的说明；3、 依次对各部分分别给出单元电路，并进行相应的原理、参数分析计算、功能以及与其他部分电路的关系等等说明；4、 列出标准的元件清单；5、 总体电路的绘制及总体电路原理相关说明；6、列出设计中所涉及的所有参考文献资料。设计说明书字数不得少于3000字。参考文献1阎石.数字电子电路.北京：高等教育出版社，1997.2谢自美.电子线路设计.实验.测试.武昌：华中科技大学出版社，2005.目录1、 总体方案与原理说明. . . . . . . . . . .

3、 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .12、 显示电路. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .23、 编码模块电路. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .34、 减计时电路. . . . . . . . .

4、 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .45、 秒脉冲产生电路. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .66、 总体电路原理相关说明. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .87、 总体电路原理图. . . . . . . . .

5、. . . . . . . . . . . . . . . . . . . . . . . . . . . . .108、 元件清单. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .11参考文献. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .13设计心得体会 . .

6、 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .141.总体方案与原理说明本设计可实现八路带倒计时抢答功能，实现方法较为巧妙，同时在没有用可编程芯片的情况下总体电路较为简洁。设计主要由以下四大板块构成：1 编号显示电路2 倒计时显示电路3 脉冲信号产生电路4 倒计时停止控制电路各个板块间互有反馈，很好的实现了该设计应该实现的功能流程图:2.显示电路本电路采用七段共阴级数码管显示，同时采用74LS48来译码驱动数码管。具体电路如图1：图1

7、-数码管驱动电路表1-74LS48真值表该模块原理很简单，74LS48三个控制端置相应的有效电平后，输出对应BCD码的七段显示码，74LS48真值表见表1。3.编码模块电路该模块采用74LS148 8-3线优先编码器来编码，由于是低电平触发，电路中应用10K上拉电阻，在触发端无动作时，输出为111，GS输出1；当触发端有动作时，输出相应编号的BCD码的反码，同时GS输出0.具体电路见图2：图2-编码模块电路表2-74LS148真值表4.减计时电路本模块采用可预制的十进制同步加/减计数器74LS192，192 的清除端是异步的。当清除端（CLR）为高电平时， 不管时钟端（CPD、CPU）状态如何

8、，即可完成清除功能。 192 的预置是异步的。当置入控制端（LOAD）为低电平时， 不管时钟CP的状态如何，输出端（QAQD）即可预置成与数据 输入端（AD）相一致的状态。 192 的计数是同步的，靠CPD、CPU同时加在 4 个触发器上 而实现。在CPD、CPU上升沿作用下QAQD 同时变化，从而消 除了异步计数器中出现的计数尖峰。当进行加计数或减计数时 可分别利用CPD或CPU，此时另一个时钟应为高电平。 当计数上溢出时，进位输出端（CO）输出一个低电平脉 冲，其宽度为CPU低电平部分的低电平脉冲；当计数下溢出时， 错位输出端（BO）输出一个低电平脉冲，其宽度为CPD低电 平部分的低电平脉

9、冲。具体电路如图3，74LS192真值表见表3：图3-减计时电路表3-74LS192真值表5.秒脉冲产生电路此模块采用555构成的多谐振荡器，产生矩形波。其周期计算公式T=0.69*（R6+2*R7）C1，占空比D=（R6+R7）/（R6+2*R7）*100%。由于只是仿真，电路中的参数只是一个参考。如若制作硬件，可加入一个可变电阻器。具体电路如图4，附加图4-1为仿真结果：图4-多谐振荡器电路 图4-1-仿真结果6.总电路原理及其电路图为了更有效的描述该设计的原理，报告中有相同和相似工作原理的讲诉都只描述一次。同时在讲述一模块的原理时，忽略另一模块的影响。同时各芯片还有不涉及到本设计的功能，

10、都做无效化处理。八路带限时抢答器功能实现的最直接证明就是三个数码管的正常显示，第一个数码管用来显示编号，二三数码管用来显示秒倒计时。在本设计中编号为18（非07)，秒倒计时可从099秒预置。首先是编号的显示，设计中采用七段共阴数码管，另由74LS48驱动，编码电路采用74LS148 8-3线优先编码器完成，锁存由四R-S触发器集成电路74LS279完成。现在从编码电路讲起，在没有任何按键按下时，74LS148的输出端（默认为A0、A1、A2）全为高电平，而输出端分别接至R-S触发器的置1端（低电平有效）,编码器的GS输出端接在第四个R-S触发器的置1端（R-S触发器初始状态都为Q输出低电平），

11、输出Q端分别接至驱动器的BCD码输入端，第四个R-S触发器的Q端则接至数码管驱动器的消隐端（低电平有效），所以初始态是数码管消隐无显示。在编码器有触发时，输出端输出相应的二进制电平，同时GS端输出低电平，驱动器的消隐端无效，数码管显示相应的编码。这里特别说明一下如何把0编码成8，该电路中如果触发D0端的话R-S触发器的输出是0001,而驱动器74LS48的BCD码输入端是X000，有且只有在低三位输入为0时，D端才能为高电平，这里就用到了两个或门，或门是只要有一个输入端为1输出为1，有且在输入端都为0时输出0，所以只有在D0触发的情况下低三位都为0使之显示8。接下来便是该设计中的另一大模块倒计

12、时显示电路的原理，该模块用的74LS192十进制可预置数计数器，可以做加减计数。该芯片的LOAD为低电平是输出端输出预置数（优先于信号端），所以在初始阶段先是LOAD端为低电平置数，然后在LOAD端为高电平时，如果低位计数器有减数脉冲输入时做减法，并送相关的数据给数码管驱动器显示相应的数据。秒脉冲产生电路由555组成，该模块为555多谐振荡电路，原理在这里不再累诉。另倒计时停显电路用一个D触发器构成的双稳态完成，本设计中只有两种情况下要停止倒计时，第一是编码电路有触发（也就是有人抢答），第二是倒计时至00（否则会从99减下去）。在编码器有触发的时候GS端输出低电平并锁存到R-S触发器的输出使驱

13、动器消隐无效同时经过反向是D触发器的置1端有效，使D触发器Q端输出高电平，又经反向使与非门输出为确定状态1，无法传输减法脉冲倒计时停止。另一情况是在减至00时，高位计数器的借位输出端会输出一个低电平脉冲（常态输出高），该脉冲经反向触发D触发器，使之输出Q=D，因常态Q为高电平，所以与非门被封锁无法传输脉冲。最后再统诉一下上面没有解释的功能，本设计有一个控制开关，在开关打在清除端时，R-S触发器及计数器LOAD端和D触发器清零端都接地，使抢答数据无法传输给驱动器，计数器置数，同时使D触发器工作在常态（Q端输出低电平）。同时呢在编码器的选通端EI(高电平时编码无效）之前接入一个与非门，通过清除端和

14、D触发器Q端控制，在清除时EI为1，无法编码，而另一个编码无效的是在计数器减到00时，D触发器的跳变，使EI为1，从而使在倒计时完成后即使有抢答也不会再显示编号。7. 总体电路原理图8.元件清单序号名称规格数量174HC24510个274HC5956个3APM49531个4AT89C2051(DIP)4个5ATMega164个6BT1365个7DS12C8871个8DS13022个9DS18B201个10LM386(DIP)5个11MAX2325个12PL-2303(sop） 1个13STC89C52(DIP)1个14ULN2803直插5个15按键自锁开关 六脚20个16按键6*6*5mm78

15、个17按键12*1220个18插槽起拔3个19插槽28P25个20插槽40P38个21插槽20DIP12个22插座14P10个23插座16P01个24超声波发射接收2个25点阵3.8*3.84个26电容10uf50个27电容30P1个28杜邦线140个29接插件电源座10个30接插件USB接插件 A型母口10个31接插件9脚串口弯脚 公头13个32接线端子20个33晶振11.059215个34晶振1220个35晶振610个36晶振24M10个37晶振32.768K10个38精密电位器10K30个39精密电位器2K10个40精密电位器100K20个41排针10个42排阻10K45个43排阻1K2

16、0个44三极管855050个45三极管805050个46数码管4并联共阴10个47数码管三联共阳2个48万能板9*15cm8块49一体化红外接收头SMOO382个参考文献1 阎石.数字电子电路.北京：高等教育出版社，1997.2 谢自美.电子线路设计.实验.测试.武昌：华中科技大学出版社，2005.设计心得体会接到任务以后进行选题。选题设计的开端，选择恰当的、感兴趣的题目，这对于整个毕业设计是否能够顺利进行关系极大。好比走路，这开始的第一步是具有决定意义的，第一步迈向何方，需要慎重考虑。否则，就可能走许多弯路、费许多周折，甚至南辕北辙，难以到达目的地。因此，选；题时一定要考虑好了题目确定后就是找资料了。查资料是做设计的前期准备工作，好的开端就相当于成功了一半，到图书馆、书店、资料室、互联网上去虽说是比较原始的方式，但也有可取之处的。总之，不管通过哪种方式查的资料都是有利用价值的，要一一记录下来以备后用。通过这次设计，我对数字电路设计中的逻辑关系等有了一定的认识，对以前学的数字电