实验47验证性实验——移位寄存器逻辑功能测试和应用

1、实验47验证性实验一一移位寄存器逻辑功能测试和应用 一.实验目的 I 验证移位寄存器的逻辑功能； 2掌握集成电路 4位双向移位寄存器的使用方法； 3学会应用移位寄存器实现数据的串行、并行转换和构成环形计数器。 二实验原理 I. 移位寄存器的特点 寄存器中所存的数据在 CP脉冲作用下能依次左移或右移。有些集成移位寄存器同时设 1 D0 S0 D04Q0 D19Q1 D24 D3dQ2 DilQ3 V DD Q0 Q1 Q2 Q3 CP S1 So J CD40194(74LS194) Rd Dir D0 D1 D2 D3 Dil Vss 1 丄 La 3 14 Ls 6 U L8 （a）（b）

2、图47-1 CD40194的逻辑符号（a图）及引脚功能（b图） 有左移或右移控制端，可根据左移或 右移信号实现双向移位的要求。根据 移位寄存器存取信息方式的不同分 为串入串出、串入并出、并入串出、 并入并出这4种形式。 本实验选用的 4位双向通用移 位寄存器 CD40194或74LS194，两 者功能和引脚相同，可互换使用。逻 辑符号及引脚排列如图 47-1所示。 其中，Do、Di、D2、D3为并行 D|L为左移串行输入端; 输入端；Qo、Qi、Q2、Q3为并行输出端：Dir为右移串行输入端, Si、So为操作模式控制端；Rd为异步（亦称为无条件）清零端；CP为时钟脉冲输入端。 CD40194

3、有5种不同操作模式：即数据在D3、D2、D1、D。端并行送入寄存、右移 （数 据由Q3移动）、左移（数据由Q3TQ。移动）、保持及清零。 $、S0和Rd端的控制作用如表 47-1所示。表47-1So和Rd的控制作用 功能 输 入 输 岀 CP Rd S1 S0 D IR Dil D0 D1 D2 D3 Q0 Q1 Q2 Q3 清零 X 0 X X X X X X X X 0 0 0 0 置数 T 1 1 1 X X a b c d a b c d 右移 T 1 0 1 Dsr X 1 X X X X Dsr Q0 Q1 Q2 左移 T 1 1 0 X Dsl X X X X Q1 Q2 Q3

4、Dsl 保持 T 1 0 0 X X X X X X n Q Q1 Q2 n- Q3 保持 1 X X X X X X X X n Q n Q1 n Q2 n Q3 2. 移位寄存 器的用途 移位寄存器 除了可以作为寄 存器外，通过适当 的连接，还可以成 为移位寄存器型 计数器、顺序脉冲 发生器、串行累加 器等，还可用作数据转换，即把串行数据转换为并行数据、并行数据转换为串行数据等。本 实验研究移位寄存器如何成为环形计数器和数据的串、并行转换。其他用途自行参考有关资 料。 （1）环形计数器 环形计数器如图47-2所示，是把移位寄存器的输出反馈到它的串行输入端，利用循环 移位实现计数。把输出端Q

5、3与右移输入端 Dir相连，设初始状态 QQ1Q2Q3=1000，则在时 钟脉冲CP的作用下，Q0Q1Q2Q3将依次变为010X00100001 1000，如表47-2所 示。显然它是利用4个有效状态表示计数结果，这种类型的计数器通常称为环形计数器。图 47-2所示电路可以由各个输出端输出在时间上有先后顺序的脉冲，因此也可作为顺序脉冲 发生器。如果将输出端Q0与左移串行输入端 Dil相连接，即可左移循环移位。 （2）实现数据串行、并行输入输出相互转换 串行输入/并行输出转换电路 串行输入/并行输出转换是指串行输入的数据，经转换电路后并行输出。图47-3所示 是由CD40194（74LS194）

6、4位双向移位寄存器组成的7位串行输入/并行输出转换电路。 图47-2环形计数器 图47-3七位串行输入/并行输岀转换器 电路中So端接高电平 串行输入右移工作模式。 0,使之成为 有SiSo=11 ,则串行送数结束，标志 并行输出了。 CD4069（见实验 62）。 串入/并出转换具体过程如下： 转换前，Rd加低电平，使 1、2两 片寄存器的内容清零，此时S1S0=11, 寄存器执行并行输入工作方式。当第一 个CP脉冲到来后，寄存器的输出状态 QoQ7为01111111,与此同时 S1S0变 为01,转换电路变为执行串入右移工作 方式，串行输入数据由 1片的Dir端加 入。随着CP脉冲的加入，

7、输出状态的 变化可列成表47-3所示。 由表47-3可知，右移操作七次后， 时，串行输入的数码已转换成了并行输出。 S1受Q7控制，两片寄存器连接成 Q7=i 时。S1 为 Q7=0 时，S1=1, 皋串行输入的数据已转换成 74LS04（见实验 43）或 I, Q7是转换结束标志。当 SiSo=OI的串入右移工作方式，当 , 标志、着 其中所使用的非门可用 CP Q0 Q1 Q2 Q3 0 1 0 0 0 1 0 1 0 0 2 0 0 1 0 3 0 0 0 1 表47-2环形计数器功能表 CP Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 说明 0 0 0 0 0 0 0 0 0 清零

8、 1 0 1 1 1 1 1 1 1 送数 2 d0 0 1 1 1 1 1 1 右 3 d1 d0 0 1 1 1 1 1 移 4 d2 d1 d0 0 1 1 1 1 5 d3 d2 d1 d0 0 1 1 1 作 6 d4 d3 d2 d1 d0 0 1 1 七 7 d5 d4 d3 d2 d1 d0 0 1 次 8 d6 d5 d4 d3 d2 d1 d0 0 9 0 1 1 1 1 1 1 1 送数 表 47-3 转换器功能表 Q7变为o, So又变为11,说明串行输入结束。这 结束 当再来一个CP脉冲时，电路又重新执行一次并行输入，为第二组串行数码转换作好了 准备。 并行输入/串行

9、输出转换器 并行输入/串行输出转换器是指并行输入的数码经转换电路之后，换成串行输出。 图47-4所示是用两片 CD40194（74LS194）组成的7位并行输入/串行输出转换电路，它 G1和G2,电路工作方式同样为右移。 比图47-3所示电路多了两个与非门 并行输入 图47-47位并行输入/串行输岀转换器 寄存器清零后，加一 个转换启动信号（负脉冲 或低电平）。此时，由于 方式控制S1S0为11,转 换电路执行并行输入操 作。当第一个CP脉冲到 来后 Q0Q1Q2Q3Q4Q5Q6Q7 的 状 态 为 0D1D2D3D4D5D6D7,并行 输入数码存入寄存器。从而使得G输出为1, G2输出为0,

10、结果SiSo变为01,转换电路随 着CP脉冲的加入，开始执行右移串行输出， 随着CP脉冲的依次加入，输出状态依次右移， 待右移操作7次后，QoQ6的状态都为高电平1,与非门Gi输出为低电平，G2门输出为高 电平，SiSo又变为11，表示并/串行转换结束，且为第二次并行输入创造了条件。转换过程 如表47-4所示。 图47-4中的G1为8输入与非门，可使用CD4068或74LS30，相关资料见本实验附录。 中规模集成移位寄存器，其位数往往以4位居多，当需要的位数多于4位时，可把几 片移位寄存器用级连的方法来扩展位数。 三实验设备及器件 I. +5V直流电源 2 单次脉冲源 3 逻辑电平开关 4、逻

11、辑电平显示器 5 .CD40194X2（或 74LS194）、CD4011 （ 74LS00） （见实验 37/38）、CD4068 （74LS30 ）（见本实验附录） CP Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 串 行输 岀 0 0 0 0 0 0 0 0 0 1 0 D1 D2 D3 D4 D5 D6 D7 2 1 0 D1 D2 D3 D4 D5 D6 D7 3 1 1 0 D1 D2 D3 D4 D5 D6 D7 4 1 1 1 0 D1 D2 D3 D4 D5 D6 D7 5 1 1 1 1 0 D1 D2 D3 D4 D5 D6 D7 6 1 1 1 1 1 0 D1 D

12、2 D3 D4 D5 D6 D7 7 1 1 1 1 1 1 0 D1 D2 D3 D4 D5 D6 D7 8 1 1 1 1 1 1 1 0 D1 D2 D3 D4 D5 D6 D7 9 0 D1 D2 D3 D4 D5 D6 D7 表47-4转换过程 1 复习教科书中有关寄存器原理及串行、并行转换原理有关内容。 2 .查阅CD40194、CD4011（见实验37）及CD4068（见实验62）的资料，熟悉其逻辑功能 及引脚排列。 3在对CD40194进行置数后，若要使输出端改成另外的数码，是否一定要使寄存器清 零？ 4使寄存器清零，除采用一 Rd输入低电平外，可否采用右移或左移的方法？可否使

13、用并 行置数法？若可行，如何进行操作 ？ 5 若进行循环左移，图 47-4所示接线应如何改接？ 6. 画出用两片 CD40194构成的七位左移串/并行转换器线路。 7. 画出用两片 CD40194构成的七位左移并/串行转换器线路。 五实验内容与步骤 1.测试CD40194 （或74LS194）的逻辑功能 按图 47-5 所示接线，Rd、3、S。、Dil、Dir、 Q2、Q3分别接逻辑电平显示器。CP端接单次 脉冲源。按表47-5所规定的输入状态，逐项进行 测试。 （1）清零：置-Rd=0，其它输入为任意态，这时 寄存器输出Q0Q1Q2Q3应均为0。清零后，置Rd =l。 置数：令_Rd=S1=

14、S0=I，送入任意 4位二进 制数，如DD1D2D3=1101，加单次脉冲至 CP端， 观察CP=0、CP由01、CP由10三种情况下 寄存器输出状态的变化，观察寄存器输出状态变 化是否发生在CP脉冲的上升沿。 右移：清零后，令一 Rd =1、S1S0=01，由右移 D。、D1、D2、D3分别接至逻辑开关；Q0 接逻辑电平接单次 +5V显示插口 脉冲源 Ha Vdd Q0 Q1 Q2 Q3 CP S1 S0 J CD40194(74LS194) Rd Dir D0 D1 D2 D3 Dil vss 接逻辑开关输岀插口 图47-5 CD40194逻辑功能测试 四实验预习 输入端Dir送入二进制数

15、码，如 0100，由CP端连续加4个脉冲，观察输出情况并记录。 左移：先清0或预置，再令一Rd =1，S1=1，S0=0。由左移输入端 Dil送入二进制数码 (5 )保持：寄存器预置任意 观察寄存器输出状态并记录。 如1111，连续加4个CP脉冲，观察输出端情况并记录过程。 4位二进制数码，如 1101，令Rd=1，S1=So=O，力口 CP脉冲, 2. 环形计数器 自拟实验线路，用并 行置数法预置寄存器为 某数据(如0100)，然后进 行右移循环，观察寄存器 输出端状态的变化，再进 行左移循环，并把过程记 入表47-6中。 3. 实现数据的串、 并行转换 (1)串行输入、并行输 出 清除 模

16、式 时钟 串行 输入 输出 功能总结 Rd S1 So CP Dil D IR D0D1D2D3 Q0Q1Q2Q3 0 X X X X X X X X X 1 1 1 T X X 110 1 1 0 1 X 0 X X X x 1 0 1 厂 X 1 X X X X 1 0 1 匸1 X 0 X X X X 1 0 1 X 0 X X X X 1 1 0 1 X X X X X 1 1 0 厂 1 X X X X X 1 1 0 1 X X X X X 1 1 0 T 1 X X X X X 1 0 0 T X X X X X X 表47-5输入状态 CP Qo Q2 Q2 Q3 0 0 1 0 0 1 2 3 4 表47-6数据记录表 把两块CD40194接成如图47