数字电子技术总复习[优制材料]

1、数字电子技术总复习数字电子技术总复习 1知识分析 第一章第一章 逻辑代数逻辑代数 一、一、二进制数表示法二进制数表示法 1.任意任意(N)进制数展开式的普遍形式：进制数展开式的普遍形式： i iN kD 第第 i 位的系数位的系数 第第 i 位的权位的权 2. 几种常用进制数之间的转换几种常用进制数之间的转换 (1) 二二-十转换：十转换： (2) 十十- -二转换二转换： 整数的转换整数的转换-连除法连除法 小数的转换小数的转换-连乘法连乘法快速转换法：拆分法快速转换法：拆分法 2知识分析 (3) 二二-八转换八转换: (4) 八八-二转换二转换: （5）二）二-十六转换：十六转换： （6）

2、十六）十六-二转换：二转换： 3知识分析 二进制代码：二进制代码：编码后的二进制数。编码后的二进制数。 用二进制代码表示十个数字符号用二进制代码表示十个数字符号 0 9，又称为，又称为 BCD 码（码（Binary Coded Decimal ） 几种常见的几种常见的BCD代码：代码： 8421码码 余余 3 码码 2421码码5211码码 余余 3 循环码循环码 二二- -十进制代码：十进制代码： 有权码有权码无权码无权码 4知识分析 三、三、 基本和常用逻辑运算基本和常用逻辑运算 1. 与逻辑：与逻辑： A B Y & ABBAY 2. 或逻辑：或逻辑： BAY A B Y 1 3. 非逻

3、辑：非逻辑： A Y AY 1 5知识分析 (1) 与非逻辑与非逻辑 (NAND) (2) 或非逻辑或非逻辑 (NOR) (3) 与或非逻辑与或非逻辑 (AND OR INVERT) ABY 1 CDABY 3 A B & 1 Y BAY 2 4. 几种常用复合逻辑运算几种常用复合逻辑运算 A B 2 Y 1 A B & C D 3 Y 1 6知识分析 (4) 异或逻辑异或逻辑 (ExclusiveOR) (5) 同或逻辑同或逻辑 (ExclusiveNOR) ( (异或非异或非) ) A B =1 4 Y BABABAY 4 A B =1 5 Y BAY 5 = AB ABBA 7知识分析

4、5. 逻辑符号对照逻辑符号对照 美国符号美国符号 A B Y AY 国标符号国标符号 A B &BAY A 1 AY A B Y A B BAY 1 8知识分析 国标符号国标符号美国符号美国符号 A B & BAY A B Y A B =1 BAY A B Y A B Y A B BAY 1 9知识分析 或：或： 0 + 0 = 0 1 + 0 = 1 1 + 1 = 1 与：与： 0 0 = 0 0 1 = 0 1 1 = 1 非：非： 1 0 0 1 （二、）变量（二、）变量和常量的关系和常量的关系( (变量：变量：A、B、C) ) 或：或：A + 0 = A A + 1 = 1 与与:

5、: A 0 = 0 A 1 = A 非：非： 0 AA AA1 四、四、 公式和定理公式和定理 （一、）（一、） 常量之间的关系常量之间的关系( (常量：常量：0 和和 1 ) ) 10知识分析 （三、）与（三、）与普通代数相似的定理普通代数相似的定理 交换律交换律 ABBA ABBA 结合律结合律)()(CBACBA )()(CBACBA 分配律分配律 ACABCBA )( )( )(CABABCA （四、）逻辑（四、）逻辑代数的一些特殊定理代数的一些特殊定理 BABA BABA 同一律同一律A + A = A A A = A 还原律还原律 AA 德德 摩根定摩根定理理 11知识分析 将将Y

6、 式中式中“.”换成换成“+”,“+”换成换成“.” “0”换成换成“1”,“1”换成换成“0” 原原变量换成变量换成反反变量，变量，反反变量换成变量换成原原变量变量 （五、）关于（五、）关于等式的三个规则等式的三个规则 1. 代入规则：代入规则： 等式中某一变量都代之以一个逻等式中某一变量都代之以一个逻 辑函数，则等式仍然成立。辑函数，则等式仍然成立。 2. 反演规则：反演规则： 不属于单个变量上的反号应保留不变不属于单个变量上的反号应保留不变 运算顺序：运算顺序：括号括号 乘乘 加加 注意注意: Y 12知识分析 3. 对偶规则：对偶规则：如果两个表达式相等，则它们的对如果两个表达式相等，

7、则它们的对 偶式也一定相等。偶式也一定相等。 将将 Y 中中“. ”换成换成“+”,“+”换成换成“.” “0” 换成换成“1”,“1”换成换成“0” ) ( 对偶式对偶式 Y 13知识分析 （六、）（六、）若干若干常用公式常用公式 BAAB (1) ABA (2) BAA (3) CAABBCCAAB (4) ABB ABABA (5) CAAB (6) AAA ) ( )(BBA )1(BA )(BAAA )(CABA A A BA C ABA 推广推广 14知识分析 （七、）关于（七、）关于异或运算的一些公式异或运算的一些公式 异或异或 同或同或 BABABA B AAB AB (1)

8、交换律交换律ABBA (2) 结合律结合律)()(C BACBA (3) 分配律分配律 )(ACAB C BA (4) 常量和变量的异或运算常量和变量的异或运算AA 1AA 0 0 AA1 AA (5) 因果互换律因果互换律 如果如果CBA BCA 则有则有 ACB BA = AB BA AB 15知识分析 （一、）标准（一、）标准与或表达式与或表达式 五、五、 逻辑函数的标准与或式和最简式逻辑函数的标准与或式和最简式 标准与或式就是最小项之和的形式标准与或式就是最小项之和的形式 1. 最小项的概念：最小项的概念： 2. 最小项的性质：最小项的性质： (1) 任任一一最小项，只有一组对应变量取

9、值使其值为最小项，只有一组对应变量取值使其值为 1 ； (2) 任意两个最小项的乘积为任意两个最小项的乘积为 0 ； (3) 全体最小项之和为全体最小项之和为 1 。 3. 最小项的编号：最小项的编号： 16知识分析 4. 最小项是组成逻辑函数的基本单元最小项是组成逻辑函数的基本单元 任何逻辑函数都是由其变量的若干个最小项构成，任何逻辑函数都是由其变量的若干个最小项构成， 都可以表示成为最小项之和的形式。都可以表示成为最小项之和的形式。 17知识分析 六、六、 逻辑函数的公式化简法逻辑函数的公式化简法 一、一、并项法并项法: : （与或式（与或式最简与或式）最简与或式） 公式公式 定理定理 二

10、、二、吸收法：吸收法： AABA ABAAB 三、三、消去法：消去法： BABAA 四、四、配项消项法：配项消项法： CAABBCCAAB 18知识分析 七、七、 逻辑函数的图形化简法逻辑函数的图形化简法 （一、）逻辑变量（一、）逻辑变量的卡诺图的卡诺图(Karnaugh maps) 2. 卡诺图的特点：卡诺图的特点：用几何相邻表示逻辑相邻用几何相邻表示逻辑相邻 (1) 几何相邻：几何相邻： 相接相接 紧挨着紧挨着 相对相对 行或列的两头行或列的两头 相重相重 对折起来位置重合对折起来位置重合 (2) 逻辑相邻：逻辑相邻：两个最小项只有一个变量不同两个最小项只有一个变量不同 化简方法：化简方法

11、：逻辑相邻的两个最小项可以合并成一逻辑相邻的两个最小项可以合并成一 项，并消去一个因子。项，并消去一个因子。 1. 卡诺图卡诺图的画法：的画法： 19知识分析 3. 卡诺图中最小项合并规律：卡诺图中最小项合并规律： (1) 两个相邻最小项合并可以消去一个因子两个相邻最小项合并可以消去一个因子 (2) 四个相邻最小项合并可以消去两个因子四个相邻最小项合并可以消去两个因子 (3) 八个相邻最小项合并可以消去三个因子八个相邻最小项合并可以消去三个因子 2n 个相邻最小项合并可以消去个相邻最小项合并可以消去 n 个因子个因子 20知识分析 要点：要点： （1）一个组合的方格数必须是）一个组合的方格数必

12、须是2的幂，即的幂，即 201，212，224，238等等。因此，等等。因此， 不可能将三个方格组组合成一个组合，即使它不可能将三个方格组组合成一个组合，即使它 们都是相邻的。们都是相邻的。 （2）不可能组合逻辑上不相邻的最小项对。）不可能组合逻辑上不相邻的最小项对。 因此，要合并的对应方格必须构成矩形或正因此，要合并的对应方格必须构成矩形或正 方形。方形。 21知识分析 （二、）逻辑函数（二、）逻辑函数的卡诺图表示法的卡诺图表示法 1. 根据变量个数画出相应的卡诺图；根据变量个数画出相应的卡诺图； 2. 将函数化为最小项之和的形式；将函数化为最小项之和的形式； 3. 在卡诺图上与这些最小项对

13、应的位置上填入在卡诺图上与这些最小项对应的位置上填入 1 ， 其余位置填其余位置填 0 或不填。或不填。 22知识分析 （三、）（三、） 具有约束的逻辑函数的化简具有约束的逻辑函数的化简 1.约束约束项：项： 不会出现的变量取值所对应的最小项。不会出现的变量取值所对应的最小项。 (2) 在逻辑表达式中，用等于在逻辑表达式中，用等于 0 的条件等式表示。的条件等式表示。 2. 约束条件的表示方法约束条件的表示方法 (1) 在真值表和卡诺图上用叉号在真值表和卡诺图上用叉号( () )表示。表示。 3.3.化化简步骤简步骤: : (1) 画函数的卡诺图，画函数的卡诺图，顺序顺序 为：为： (2) 合

14、并最小项，画圈时合并最小项，画圈时 既可以当既可以当 1 ，又可以又可以 当当 0 (3) 写出最简与或表达式写出最简与或表达式 23知识分析 注意：注意：合并时，究竟把合并时，究竟把 作为作为 1 还是作为还是作为 0 应以得到应以得到 的的包围圈最大且个数最少为原则。包围圈内都是约束包围圈最大且个数最少为原则。包围圈内都是约束 项无项无意义。意义。只要把所有的只要把所有的1圈完即可。圈完即可。 24知识分析 八、八、逻辑函数逻辑函数的表示的表示方法及其方法及其相互之间的转相互之间的转 换换 一、逻辑表达式一、逻辑表达式 二、真值表二、真值表 三、卡诺图三、卡诺图 25知识分析 第二章第二章

15、 门电路门电路 一、一、 分立元器件门电路分立元器件门电路 （一）（一）二极管二极管与门与门 uY uA uB R0 D2 D1 +VCC +10V uY uA uB RO D2 D1 -VSS -10V （二）（二）二极管或门二极管或门 26知识分析 二、二、 TTL门电路门电路 Roff 关门电阻关门电阻（2.5k ） 即：当即：当 Ri 为为 2.5 k 以上电阻以上电阻时时 , 输入端输入端相当相当 于高电平于高电平。 27知识分析 三、三、集电极开路门集电极开路门OC 门门(Open Collector Gate) 1. 符号符号 2. OC 门的主要特点门的主要特点 Y A B &

16、 +V CC RC AB OC 门必须外接负载电阻门必须外接负载电阻 和电源才能正常工作。和电源才能正常工作。 28知识分析 CDAB CDAB +V CC RC AB Y1A B & G1 Y2C D & G2 Y CD 21 YYY 四、四、 输出三态门输出三态门 TSL门门(Three - State Logic) 正常正常工作状态：工作状态： 0 或或 1高阻态高阻态 3. 实现线与逻辑实现线与逻辑 29知识分析 应用举例：应用举例： (1) 用做多路开关用做多路开关 (2) 用于信号双向传输用于信号双向传输 (3) 构成数据总线构成数据总线 30知识分析 第三章第三章 组合逻辑电路组

17、合逻辑电路 一、一、 概述概述 1. 逻辑功能特点逻辑功能特点 电路在任何时刻的输出状态只取决于该时刻的输入电路在任何时刻的输出状态只取决于该时刻的输入 状态，而与原来的状态无关。状态，而与原来的状态无关。 2. 电路结构特点电路结构特点 (1) 输出、输入之间输出、输入之间没有反馈延迟没有反馈延迟电路电路 (2) 不包含记忆性元件不包含记忆性元件( (触发器触发器) )，仅由，仅由门电路门电路构成构成 31知识分析 二、组合逻辑电路的分析方法二、组合逻辑电路的分析方法 分析分析步骤步骤 逻辑图逻辑图逻辑表达式逻辑表达式化简化简真值表真值表说明功能说明功能 三、组合逻辑电路的设计方法三、组合逻

18、辑电路的设计方法 设计设计步骤步骤 逻辑抽象逻辑抽象列真值表列真值表 写表达式写表达式 化简或变换化简或变换 画逻辑图画逻辑图 32知识分析 四、四、半加器和全加器半加器和全加器 1. 半加器半加器（Half Adder） 两个两个 1 位二进制数相加不考虑低位进位。位二进制数相加不考虑低位进位。 2. 全加器全加器（Full Adder） 两个两个 1 位二进制数相加，考虑低位进位。位二进制数相加，考虑低位进位。 五、五、加法器加法器（Adder） 1. 4 位串行进位加法器位串行进位加法器 2. 超前进位加法器超前进位加法器 六、数值六、数值比较器比较器 33知识分析 七、七、 编码器编码

19、器（Encoder） 二进制编码器二进制编码器 二二十进制编码器十进制编码器 分类：分类： 普通编码器普通编码器 优先编码器优先编码器 或或 八、八、二进制译码器二进制译码器 (Binary Decoder) 2 线线 4 线译码器线译码器3 线线 8 线译码器线译码器 4 线线 16 线译码器线译码器 九、二九、二-十进制译码器十进制译码器 (Binary-Coded Decimal Decoder) 将将 BCD 码翻译成对应的码翻译成对应的十个十个输出信号输出信号 34知识分析 半导体显示半导体显示(LED) 液晶显示液晶显示(LCD) 共阳极共阳极 每字段是一只每字段是一只 发光二极管

20、发光二极管 十、十、显示译码器显示译码器 数码显示器数码显示器 a e b c f g d abcdef g R + 5 V 低电平低电平驱动驱动 abcdef g R +5 V 高电平高电平驱动驱动 共阴极共阴极 35知识分析 十一、十一、 数据选择器数据选择器 ( Data Selector ) 1. 4 选选 1 数据选择器数据选择器 函数式函数式 013012011010 AADAADAADAADY 2. 8 选选 1 数据选择器数据选择器 012701210120 AAADAAADAAADY 36知识分析 十二、十二、 用用 MSI 实现组合逻辑函数实现组合逻辑函数 1. 用数据选择

21、器实现组合逻辑函数用数据选择器实现组合逻辑函数 基本原理基本原理和步骤和步骤 1) 原理：原理：选择器输出为标准与或式，含地址变量的选择器输出为标准与或式，含地址变量的 全部最小项。例如全部最小项。例如 而任何组合逻辑函数都可以表示成为最小项之和而任何组合逻辑函数都可以表示成为最小项之和 的形式，故可用数据选择器实现。的形式，故可用数据选择器实现。 013012011010 AADAADAADAADY 01270120 AAADAAADY 4 选选 1 8 选选 1 37知识分析 2步骤步骤 (1) 根据根据 n = k - 1 确定数据选择器的规模和型号确定数据选择器的规模和型号 (n 选择

22、器选择器地址码地址码，k 函数的函数的变量个数变量个数) (2) 写出函数的写出函数的标准与或式标准与或式和选择器和选择器输出信号表达式输出信号表达式 (3) 对照比较确定选择器各个输入变量的表达式对照比较确定选择器各个输入变量的表达式 (4) 根据采用的根据采用的数据选择器数据选择器和和求出的表达式求出的表达式画出连画出连 线图线图 例例 用数据选择器实现函数用数据选择器实现函数ACBCABF 38知识分析 2 用二进制译码器实现组合逻辑函数用二进制译码器实现组合逻辑函数 基本原理基本原理与步骤与步骤 1) 基本原理：基本原理：二进制译码器又叫变量译码器或最小项 二进制译码器又叫变量译码器或

23、最小项 译码器译码器,它的它的输出端提供了其输入变量的输出端提供了其输入变量的 全部最小项全部最小项。 0127 AAAY 0120 AAAY 0121 AAAY 0, 1 32 1 SSS 0m 1m 7m 任何一个函数都可以任何一个函数都可以 写成最小项之和的形式写成最小项之和的形式 74LS138 Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 39知识分析 2) 基本步骤基本步骤 (1) 选择集成二进制译码器选择集成二进制译码器 (2) 写函数的标准与非写函数的

24、标准与非-与非式与非式 (3) 确认变量和输入关系确认变量和输入关系 例例 用集成译码器实现函数用集成译码器实现函数 ACBCABZ 3 (4) 画连线图画连线图 40知识分析 十三、十三、 ROM 的结构和工作原理的结构和工作原理 1. 基本结构基本结构 （一）（一）ROM 的结构示意图的结构示意图 地址输入地址输入 数据输出数据输出 01 AAn n 位地址位地址 01 DDb b b 位数据位数据 A0A1An-1 D0D1Db-1 D0D1Db-1 A0A1An-1 2nb ROM 最最高高位位 最最低低位位 41知识分析 2. 内部结构示意图内部结构示意图 存储单元存储单元 数据输出

25、数据输出 字字 线线 位线位线 地址译码器地址译码器 ROM 存储容量存储容量 = 字线数字线数 位线数位线数 = 2n b（位）（位） 地地 址址 输输 入入 0单元单元 1单元单元 i 单元单元 2n-1单元单元 D0D1Db-1 A0 A1 An-1 W0 W1 Wi W2n-1 42知识分析 （二）（二） ROM 应用举例及容量扩展应用举例及容量扩展 1、ROM 应用举例应用举例 用用 ROM 实现以下逻实现以下逻 辑函数辑函数 例例 3.6.2 Y1= m (2,3,4,5,8,9,14,15） Y2= m (6,7,10,11,14,15） Y3= m (0,3,6,9,12,15

26、） Y4= m (7,11,13,14,15） A1 B1 C1 D1 m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15 Y2 Y3 Y4 Y1 译码器译码器 编码器编码器 43知识分析 例例 用用EPROM实现输出函数实现输出函数ABCBCBAF 存储容量存储容量 256 48 位地址位地址256 = 284 位数据输出位数据输出 存储容量存储容量 8k 88k=8 210 =21313 位地址位地址8 位数据输出位数据输出 2、ROM 容量扩展容量扩展 1. 存储容量存储容量 存储器存储数据的能力，为存储器含存储单元存储器存储数据的能力，为存储器含存储单元 的总

27、位数。的总位数。 存储容量存储容量 = = 字数字数 位数位数字字 word位位 bit 44知识分析 十四、十四、 组合电路中的竞争冒险组合电路中的竞争冒险 （一）（一） 竞争冒险的概念及其产生原因竞争冒险的概念及其产生原因 1、竞争冒险的概念竞争冒险的概念 2、产生竞争冒险的原因产生竞争冒险的原因 （二）竞争（二）竞争与冒险的判断与冒险的判断 XX XX 45知识分析 第四章第四章 触发器触发器 1. 特性表：特性表： R SQ n+1 0 0 0 1 1 0 1 1 Q n 保持保持 1 置置 1 0 不用不用 置置 0 不允许不允许 2. 特性方程：特性方程： Q n+1= S + R

28、Q n 0 RS 约束条件约束条件 与非门构成：与非门构成： 46知识分析 特性特性表和特性方程表和特性方程 R SQ n+1 0 0 0 1 1 0 1 1 Q n 保持保持 置置 1 置置 0 不许不许 1 0 不用不用 Q n+1= S + RQ n 0 RS 约束条件约束条件 或非门构成：或非门构成： 47知识分析 特性表：特性表： CP R S Q nQ n+1注注 0 Q n保持保持 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 0 0 不用不用 不用不用 保持保持 置置1 置置0 不

29、许不许 特性方程特性方程: nn QRSQ 1 约束条件约束条件0 RS CP = 1期间有效期间有效 主要特点：主要特点： 1. 时钟电平控制时钟电平控制 CP = 1 期间接受输入信号；期间接受输入信号； CP = 0 期间输出保持不变。期间输出保持不变。 （抗干扰能力有所增强）（抗干扰能力有所增强） 2. RS 之间有约束之间有约束 同步同步 RS 触发器触发器 48知识分析 同步同步 D 触发器触发器 DQ 1n （CP = 1期间有效）期间有效） 主要特点：主要特点： 1. 时钟电平控制，无约束问题；时钟电平控制，无约束问题； 2. CP = 1 时跟随。时跟随。)( 1 DQn 下

30、降沿到来时锁存下降沿到来时锁存)( 1nn QQ 49知识分析 1 边沿边沿 D 触发器触发器 DQ n 1 符号符号 特性表特性表 CP D RD SDQn+1注注 0 0 0 1 0 0 0 0 0 1 1 0 1 1 0 1 Qn 1 0 不用不用 同步置同步置0 同步置同步置1 保持保持( ( 无效无效) ) 异步置异步置1 异步置异步置0 不允许不允许 CP 上升沿触发上升沿触发 Q Q CP C1 1D S R SD RD 50知识分析 2 边沿边沿 JK 触发器触发器 nnn QKQJQ 1 国国 标标 符符 号号 Q Q CP C1 1J IKS R SD RD 三、主要特点三

31、、主要特点 (一一) CP 的上升沿或下降沿触发；的上升沿或下降沿触发； (二二) 抗干扰能力极强，工作速度很高，在触发沿瞬抗干扰能力极强，工作速度很高，在触发沿瞬 间，按间，按 的规定更新状态；的规定更新状态； nnn QKQJQ 1 (三三) 功能齐全功能齐全(保持、置保持、置 1、置、置 0、翻转、翻转)，使用方便。，使用方便。 51知识分析 J K Qn RD SD CPQn+1注注 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 0 0 1 0 0 1 1 1 0 保保 持持

32、同步置同步置0 同步置同步置1 翻翻 转转 0 0 0 1 0 0 0 1 不不 变变 0 1 1 0 1 1 1 0 不用不用 异步置异步置1 异步置异步置0 不允许不允许 特特 性性 表表 52知识分析 时钟触发器的功能时钟触发器的功能分类分类 （一）（一）RS 型和型和 JK 型触发器型触发器 1.RS 型触发器型触发器 符号符号 特性表特性表 R S Q n+1 功能功能 0 0 0 1 1 0 1 1 Q n 1 0 不用不用 保持保持 置置1 置置0 不许不许 特性方程特性方程 nn QRSQ 1 0 RS 约束条件约束条件 CP 下降沿下降沿 时刻有效时刻有效 Q Q CP C1

33、 1S IR 延迟输出延迟输出 (主从主从) 53知识分析 2. JK 型触发器型触发器 符号符号特性表特性表 J K Q n+1 功能功能 0 0 0 1 1 0 1 1 Q n 0 1 保持保持 置置0 置置1 翻转翻转 特性方程特性方程 nnn QKQJQ 1 CP下降沿下降沿 时刻有效时刻有效 Q Q CP C1 1J IK Q n 54知识分析 1. D 型触发器型触发器 符号符号特性表特性表特性方程特性方程 CP 上升沿上升沿 时刻有效时刻有效 Q Q CP C1 1D D Q n+1 功能功能 0 0 1 1 置置 0 置置 1 DQ n 1 （二）（二）D 型型、T 型型和和

34、T 型触发器型触发器 55知识分析 2. T 型触发器型触发器 Q Q CP C1 1T TQ n+1功能功能 0 Q n 1 Q n 保持保持 翻转翻转 n nnn QT QTQTQ 1 CP 下降沿下降沿时刻有效时刻有效 3.T 型触发器型触发器 Q Q CP C1 Q n Q n+1功能功能 0 1 1 0 翻转翻转 nn QQ 1 CP 下降沿下降沿时刻有效时刻有效 56知识分析 （一）时序电路（一）时序电路的特点的特点 1. 定义定义 任何时刻电路的任何时刻电路的 输出，不仅和该时刻输出，不仅和该时刻 的输入信号有关，而的输入信号有关，而 且还取决于电路原来且还取决于电路原来 的状态

35、。的状态。 2. 电路特点电路特点 (1) 与时间因素与时间因素 (CP) 有关；有关； (2) 含有记忆性的元件含有记忆性的元件( (触发器触发器) )。 组合逻辑组合逻辑 电电 路路 存储电路存储电路 x1 xi y1 yj w1 wk q1 ql 输输 入入 输输 出出 第五章第五章 时序逻辑电路时序逻辑电路 57知识分析 （二）时序电路（二）时序电路逻辑功能表示方法逻辑功能表示方法 1. 逻辑表达式逻辑表达式 (1) 输出方程输出方程 )(),( )( nnn tQtXFtY (3) 状态方程状态方程 )(),( )( 1nnn tQtWHtQ (2) 驱动方程驱动方程 )(),( )

36、( nnn tQtXGtW 2. 状态表、卡诺图、状态图和时序图状态表、卡诺图、状态图和时序图 组合逻辑 电 路 存储电路 x1 xi y1 yj w1 wk q1 ql x1y1 y2 J K Q1 Q2 x2 1J 1K C1 CP 58知识分析 （三）时序（三）时序逻辑电路分类逻辑电路分类 1. 按逻辑功能划分：按逻辑功能划分： 计数器、寄存器、读计数器、寄存器、读/写存储器、写存储器、 顺序脉冲发生器等。顺序脉冲发生器等。 2. 按时钟控制方式划分：按时钟控制方式划分： 同步时序电路同步时序电路触发器共用一个时钟触发器共用一个时钟 CP，要更新，要更新 状态的触发器同时翻转。状态的触发

37、器同时翻转。 异步时序电路异步时序电路 电路中所有触发器没有共用一个电路中所有触发器没有共用一个 CP。 3. 按输出信号的特性划分：按输出信号的特性划分： )( )( nn tQFtY )(),( )( nnn tQtXFtY 存储 电路 Y(tn) 输出 W Q X(tn) 输入 组合 电路 CP Y(tn) 输出 CP X(tn) 输入 存储 电路 组合 电路 组合 电路 59知识分析 （一、）（一、） 时序电路的基本分析方法时序电路的基本分析方法 1. 分析步骤分析步骤 时序电路时序电路 时钟方程时钟方程 驱动方程驱动方程 状态表状态表 状态图状态图 时序图时序图 CP 触触 发发 沿

38、沿 特性方程特性方程 输出方程输出方程 状态方程状态方程 计算计算 60知识分析 能否自启动能否自启动? 能自启动：能自启动： 存在无效状态，但没有存在无效状态，但没有 形成循环。形成循环。 不能自启动：不能自启动： 无效状态形成循环。无效状态形成循环。 61知识分析 （二）（二） 时序电路的基本设计方法时序电路的基本设计方法 1. 设计的一般步骤设计的一般步骤 时序逻辑时序逻辑 问题问题 逻辑逻辑 抽象抽象 状态转换状态转换 图（表）图（表） 状态状态 化简化简 最简状态最简状态 转换图（表）转换图（表） 电路方程式电路方程式 （状态方程）（状态方程） 求出求出 驱动方程驱动方程 选定触发选

39、定触发 器的类型器的类型 逻辑逻辑 电路图电路图 检查能否检查能否 自启动自启动 62知识分析 （一）（一） 计数器的特点和分类计数器的特点和分类 计数器计数器的功能及应用的功能及应用 1. 功能：功能： 对时钟脉冲对时钟脉冲 CP 计数。计数。 2. 应用：应用： 分频、定时、产生节拍脉冲和脉冲分频、定时、产生节拍脉冲和脉冲 序列、进行数字运算等。序列、进行数字运算等。 计数器计数器的特点的特点 1. 输入信号：输入信号： 计数脉冲计数脉冲 CP Moore 型型 2. 主要组成单元：主要组成单元：时钟触发器时钟触发器 63知识分析 （二）（二） 计数器的分类计数器的分类 按数制分：按数制分

40、： 二进制计数器二进制计数器 十进制计数器十进制计数器 N 进制进制( (任意进制任意进制) )计数器计数器 按计数按计数 方式分：方式分： 加法计数器加法计数器 减法计数器减法计数器 可逆计数可逆计数 (Up-Down Counter) 按时钟按时钟 控制分：控制分： 同步计数器同步计数器 (Synchronous ) 异步计数器异步计数器 (Asynchronous ) 按开关按开关 元件分：元件分： TTL 计数器计数器 CMOS 计数器计数器 64知识分析 计数器计数器计数容量计数容量、长度长度或或模模的概念的概念 计数器能够记忆输入脉冲的数目，即电路的有效计数器能够记忆输入脉冲的数目

41、，即电路的有效 状态数状态数 。 3 位二进制同步加法计数器：位二进制同步加法计数器： 823 M 0000 1111 /1 4 位二进制同步加法计数器：位二进制同步加法计数器： 000111 /1 1624 M n 位二进制同步加法计数器：位二进制同步加法计数器： n M2 65知识分析 (四四) 集成二进制同步计数器集成二进制同步计数器 1. 集成集成 4 位二进制同步加法计数器位二进制同步加法计数器 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 VCC CO Q0 Q1 Q2 Q3 CTT LD CR CP D0 D1 D2 D3 CTP 地地 引脚排列图

42、引脚排列图 逻辑功能示意图逻辑功能示意图 Q0 Q1 Q2 Q3 CTT LD CO CP CTP CR D0 D1 D2 D3 0 0 0 0 0 0 1 1 0 0 1 1 CR = 0Q3 Q0 = 0000 同步同步并行置数并行置数 CR=1，LD=0，CP 异步异步清零清零 Q3 Q0 = D3 D0 1) 74LS161 和和 74LS163 66知识分析 74161的状态表的状态表 输输 入入 输输 出出 注注 CR LD CTP CTT CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1CO 0 1 0 d3 d2 d1d0 1 1 1 1 1 1 0

43、1 1 0 0 0 0 0 0 d3 d2 d1 d0 计计 数数 保保 持持 保保 持持 0 清零清零 置数置数 CR = 1, LD = 1, CP ， CTP = CTT = 1二进制同步加法计数二进制同步加法计数 CTPCTT = 0 CR = 1，LD = 1，保持保持 若若 CTT = 0CO = 0 若若 CTT = 1 nnnn QQQQCO 0123 74163 67知识分析 （8421BCD 码）码） 0123 QQQQ 00000001 / 0 0010 /0 0011 /0 0100 /0 0101 /0 0110 /0 011110001001 /0/0/0 /1 6

44、8知识分析 (六六) 集成十进制同步计数器集成十进制同步计数器 74160、74162 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 VCC CO Q0 Q1 Q2 Q3 CTT LD CR CP D0 D1 D2 D3 CTP 地地 (引脚排列与引脚排列与74161相同相同) 0 CR (74162 同步清零同步清零) 1 CR0 LD CP 1 LDCR 1 PT CTCT nnQ QCO 03 nnQ QCTCO 03T 0 PT CTCT 1 T CT进位信号保持进位信号保持 0 T CT 进位输出低电平进位输出低电平 1. 集成十进制同步加法计数器集成

45、十进制同步加法计数器 69知识分析 方法方法 用触发器和门电路设计用触发器和门电路设计 用集成计数器构成用集成计数器构成 )102( 4 MM或或 清零端清零端 置数端置数端 (同步、异步同步、异步) 1、利用同步清零或置数端获得利用同步清零或置数端获得 N 进制计数进制计数 2. 求归零逻辑表达式；求归零逻辑表达式； 1. 写出状态写出状态 SN 1 的二进制代码；的二进制代码； 3. 画连线图。画连线图。 70知识分析 2、利用异步清零或置数端获得利用异步清零或置数端获得 N 进制计数进制计数 当计数到当计数到 SN 时，立即产生清零或置数信号，时，立即产生清零或置数信号， 使返回使返回

46、S0 状态。状态。（瞬间即逝）（瞬间即逝） 1. 写出状态写出状态 SN 的二进制代码；的二进制代码； 2. 求归零逻辑表达式；求归零逻辑表达式； 3. 画连线图。画连线图。 71知识分析 (八八) 计数容量的扩展计数容量的扩展 1. 集成计数器的级联集成计数器的级联 Q0 Q1 Q2 Q3 CTT LD CO CP CTP D0 D1 D2 D3 CR Q4 Q5 Q6 Q7 Q0 Q1 Q2 Q3 CTT LD CO CP CTP D0 D1 D2 D3 CR Q0 Q1 Q2 Q3 CP 1 1 1 1 1 CO0 16 16 = 256 72知识分析 2. 利用级联获得大容量利用级联获

47、得大容量 N 进制计数器进制计数器 1) 级联级联 N1 和和 N2 进制计数器，容量扩展为进制计数器，容量扩展为 N1 N2 N1进制进制 计数器计数器 N2进制进制 计数器计数器 CP 进位进位C CP 例例 73知识分析 2) 用用归零法归零法或或置数法置数法获得大容量的获得大容量的 N 进制计数器进制计数器 例例 试分别用试分别用 74161 和和 74162 接成六十进制计数器。接成六十进制计数器。 Q0 Q1 Q2 Q3 CTT LD CO CP CTP D0 D1 D2 D3 CR Q4 Q5 Q6 Q7 Q0 Q1 Q2 Q3 CTT LD CO CP CTP D0 D1 D2

48、 D3 CR Q0 Q1 Q2 Q3 CP 1 1 1 CO0 用用 产生 产生信号：信号：) 111100 ( 60 SS N 用用 产生产生信号：信号： ) 111011 ( 591 SS N & 1 1 & 先用两片先用两片74161构成构成 256 进制计数器进制计数器 74知识分析 74162 。 再用归零法将再用归零法将M = 100改为改为N = 60进制计数器，进制计数器， 即用即用SN1产生产生同步同步清零、置数信号。清零、置数信号。 BCD591 1001 0101）（ SS N 先用两片先用两片74162构成构成 10 10 进制计数器，进制计数器， Q0 Q1 Q2 Q

49、3 CTT LD CO CP CTP D0 D1 D2 D3 CR Q4 Q5 Q6 Q7 Q0 Q1 Q2 Q3 CTT LD CO CP CTP D0 D1 D2 D3 CR Q0 Q1 Q2 Q3 CP 1 1 1 CO0 1 1 & 1 1 75知识分析 第六章第六章 脉冲的产生与整形电路脉冲的产生与整形电路 （Schmitt Trigger） 2. 2. 施密特触发器属于施密特触发器属于“电平触发电平触发”型电路，型电路， 不依赖于边沿陡峭的脉冲。不依赖于边沿陡峭的脉冲。 施密特触发器是具有电压滞后特性的数字传输施密特触发器是具有电压滞后特性的数字传输 门。其特点如下：门。其特点如下

50、： 1.特性特性与原理与原理 1. 1. 输入电平的阈值电压由低到高为输入电平的阈值电压由低到高为 ，由，由 高到低为高到低为 ，且，且 ，输出的变化滞，输出的变化滞 后于输入，形成回环。后于输入，形成回环。 T U T U T U T U 76知识分析 施密特触发器的电压传输特性施密特触发器的电压传输特性 施密特触发器的回环特性施密特触发器的回环特性 反向传输特性反向传输特性同向传输特性同向传输特性 UOH UOL UT+UT- O uO uI 输入电压增加输入电压增加 UOH UOL UT+UT- O uO uI 输入电压减小输入电压减小 输入电压增加输入电压增加 输入电压减小输入电压减小

51、 77知识分析 施密特触发器符号：施密特触发器符号： 11 78知识分析 （1 1）电路）电路组成及工作原理组成及工作原理 +VCC uO1 TD Q & & 1 uI 工作原理工作原理 CC 3 2V CC 3 1V uI t UOH uO t UOL CC V O O 外加外加 时时, 可改变阈值和回差电压可改变阈值和回差电压 +VDD uO2 uI 上升时与上升时与 2VCC/3 比比 uI 下降时与下降时与 VCC/3 比比 79知识分析 2. 滞滞回特性回特性 O uI uO UOH UOL CC 3 1 V CC 3 2 V uI 增大增大时与时与上限阈上限阈值值比比 特点特点: uI 减小减小时与时与下限阈下限阈值值比比 上限阈值电压上限阈值电压 3. 主要主要静态参数静态参数 回差 电压 COCCT 3 2 UVU或或 下限阈值电压下限