《集成电路设计原理》试卷及答案解读_第1页
《集成电路设计原理》试卷及答案解读_第2页
《集成电路设计原理》试卷及答案解读_第3页
《集成电路设计原理》试卷及答案解读_第4页
《集成电路设计原理》试卷及答案解读_第5页
已阅读5页，还剩3页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、电科集成电路原理期末考试试卷一、填空题1.（1分）年，第一次观测到了具有放大作用的晶体管。2（2分）摩尔定律是指。3.集成电路按工作原理来分可分为、。4.（4分）光刻的工艺过程有底膜处理、涂胶、前烘、和去胶。5.（4分）mosfet可以分为、四种基本类型。6.（3分）影响mosfet阈值电压的因素有：、以及。vv7.（2分）在cmos反相器中，分别作为pmos和nmos的和；作inout为pmos的源极和体端，作为nmos的源极和体端。8（2分）cmos逻辑电路的功耗可以分为和。9.（3分）下图的传输门阵列中vdd=5v,各管的阈值电压v=1v，电路中各节点的ty初始电压为0，如果不考虑衬偏效

2、应，则各输出节点的输出电压y=v，=v，12y=v。3vddy1y2y310.（6分）写出下列电路输出信号的逻辑表达式：y=；y=；12y=。3ddvcbaavddmp1vddy1y3by2cddmp2v1v2am1bm2m3m4cbafmn1mn2二、画图题：（共12分）1（6分）画出由静态cmos电路实现逻辑关系y=abd+cd的电路图，要求使用的mos管最少。2.（6分）用动态电路级联实现逻辑功能y=abc,画出其相应的电路图。三、简答题：（每小题5分，共20分）1.简单说明n阱cmos的制作工艺流程，n阱的作用是什么？2.场区氧化的作用是什么，采用locos工艺有什么缺点，更好的隔离方

3、法是什么？3.简述静态cmos电路的优点。4.简述动态电路的优点和存在的问题。四、分析设计题：（共38分1.（12分）考虑标准0.13mmcmos工艺下nmos管，宽长比为w/l=0.26mm/0.13mm，栅氧厚度为t=2.6nm，室温下电子迁移率m=220cm2/vs，阈值电压v=0.3v,计oxnt算vgs=1.0v、vdse=0.3v和0.9v时i的大小。已知：e=8.8510-14f/cm，doox=3.9。2（12分）如图所示，m1和m2两管串联，且vv-vv=0.3v)、vtds=0.3v(v=0.3v)、vtds=0.9v(vgs-v=0.7v)时，nmos管处于饱和区，t2(

4、v-v)2=143.1045(ma)v-v0，即vcv-v。饱和区电流为：i=bdgst2（12分）解：1)设中间节点为c。分析知当电压满足vbvg-vtva时，在电路达到稳态之后，m1和m2都导通。于是对m1而言，有gstgt4分又vg-vtv-v，故m1工作于饱和区。而对gstm2而言，有v-vvgstds，故m2工作于线性区。3分i=k(v-v-v)22)依据nmosfet和pmosfet的电压反转对称性知，若两管都是pmosfet，则m1工作于线性区，m2工作于饱和区。3分3)取一例证明。以此题中的nmosfet和给定的偏压为例，两个nmos管等效为一个nmos管后，依vbvg-vt0.55vit(2分)v=

人人文库> 全部分类> 生活休闲 > 科普知识

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论