第二节电子日历中用到的4种集成电路介绍

1、第二章 电子日历第二节电子日历中用到的4种集成电路介绍一时钟芯片DS12887时钟芯片DS12887是一片具有年、月、日、星期、时、分、秒等功能的专用集成电路，芯片内部含有电池，省掉了外加备用电池所需的线路和电池。与原来具有相同功能的芯片相比，它有电路面积小，零件数少，价格低廉和稳定可靠等功能。时钟芯片DS12887是专为取代DS1287、DS12887、DS12B887而设计的，他们的外形、安装和功能类似，只不过它比DS1287Z增加了64字节的作为一般用途的SRAM。芯片内部含有锂电池、石英晶体、和写入保护电路等，它是一个完整的子系统。它的所有功能，包括时钟、闹钟、百年日历、可程序控制的中

2、断、方波发生器和作为一般用途的掉电不丢失的SRAM都具有不挥发性，在没有外加电池的条件下，可以时钟继续计时，数据照常能记忆，在没有外加电池的情况下可以保持数据十年。（一）特点1.可代替IBM AT计算机的时钟/日历，与MC146818和1287管脚兼容。断电情况下运行10年以上不丢失数据。2.能自动纪录秒、分、时、星期、日、月、年，并有润年的补偿功能。3.用二进制值数码或BCD码表示时间，日历和警报。4.12小时或24小时时钟，12小时时钟带有PM和AM指示，还有夏令时功能。5.MOTOROLA和INTEL总线时序选择。6.采用数据线和地址线复用方式以减小管脚数。7.有128个RAM单元，其中

3、15个字节为时钟和控制寄存器，113个字节通用寄存器。8.有可编程的方波输出。9.有可编程的中断信号（）输出.10.有可分别软件屏蔽及测试的三级中断。11.每个时钟周期结束产生中断。 12有世纪寄存器。 时钟芯片DS12887的工作电压不管高低如何，他都能连续工作，同时,所有的RAM、时间、日历、警报、内存单元都不会丢失，当加到DS12887的电源电压高于4.25V时,如果晶振在工作,设备在100ms以后可访问，加电这段时间使系统稳定。当Vcc下降到4.25V以下时，片选输入被内部嵌位到无效电平,不论外加端电平为何值，芯片均不能读写,这样，DS12887被写保护了。在写保护状态下，芯片的所有输

4、入被忽略，所有的输出呈高祖。当Vcc下降到3V以下时，外部电源被关闭，内部锂电池为时钟和RAM提供电源。（二）时钟芯片DS12887的内部结构和引脚功能时钟芯片DS12887的内部结构框图如图2_2所示,它的引脚如图2_3所示，各引脚功能如下：引脚4引脚11_AD0AD7 双向的地址数据复用总线。因为地址线和数据线共用相同的信号路径，所以，可以节约集成电路的引脚数。在总线周期的第一段提供地址，第二段提供数据。AS信号的下降沿锁存地址信号。 图2_2 DS12887内部结构框图图2_3 DS12887引脚图引脚2、3、16、20、21、22_NC 空脚不用。引脚1_MOT 总线类型选择。MOT接

5、到Vcc时为MOTOROLA总线；MOT接地时为INTEL总线。本书中使用INTEL总线方式，1脚接地。引脚13_ 片选输入端，低电平有效。当电源电压Vcc低于4.25V时，芯片内部会禁止存取动作。此功能可以保护在电源消失期间的即时时钟和SRAM里的数据。引脚12_AS 地址选通端。为了读取DS12887内部的数据，必须由外部给芯片送来一个正脉冲到此引脚，才能在AS/ALE的下降沿使得地址所村在芯片内部。这里该引脚接AT89C51的ALE信号。引脚19_ 中断请求输出，低电平有效。此引脚的输出可以作为CPU的中断输入，只要引起中断的状态位存在，就会维持低电平，为了清除的低电平，微处理器的程序只

6、要读取寄存器C即可。脚的复位也可以清楚此中断。引脚15_R/ 读/写输入端，高为读，低为写。引脚17_DS 数据选通端。该脚有两种工作模式：MOT脚接高电平时，为Motorola模式，在读总线周期的后半周DS是正脉冲，使DS12887的数据有效，读出数据。在写入周期，DS的下降沿将写入的数据锁存在DS12887的存储器。当MOT脚接低电平时，选择Intel时序，在此模式下，DS引脚相当于读引脚。在电子日历的应用中DS接AT89C51的读引脚。引脚18_ 复位输入端，低有效。复位保持时间应不小于200ms，当电源电压在4.25V以上，且复位端保持在200ms以上完成复位后会出现以下结果：（1）

7、周期中断位PIE请0。（2） 闹钟中断位ALE清0。（3） 更新结束中断标志UF位清0。（4） 中断要求状态标志IRQF清0。（5） 周期中断标志位清0。（6） 一直到复位端返回到高电平之前，无法进行存取工作。（7） 闹钟中断标志位AF清0。（8） 脚处于高阻状态。（9） 方波输出标志位清0。（10） 更新结束中断标志位UIE清0。在电子日历中此脚可接V+。引脚23_SQW (方波信号输出) SQW引脚能从实时时钟的内15级分频器所提供的13个分接点中的某一个输出方波信号。SWQ脚的频率可由编程寄存器器A来改变，由寄存器B的SQWE位来开启和关闭。当电源电压低于4.25V时SQW信号停止输出。

8、引脚24、12_Vcc 、GND 电源正（+5V）和地。当电源在正常范围时可以存取。当电源电压低于4。25V时存储器不能存取，但走时功能不受影响。当电源电压低于3V时，SRAM和时间管理器会切换到内部锂电池。时间保存功能在25时月误差不大于1分钟，而与Vcc大小无关。(三)DS12887内部的寄存器DS12887计有秒、分、时、星期、日、月、年，并有闰年补偿功能，可用二进制数码或BCD数表示时间，这些数据在DS12887内的地址如表2_1所示。表2_1 DS12887内部存储单元的用途地址功能BCD范围00秒005901秒报警005902分005903分报警005904时0112或002305

9、时报警0112或002306星期010707日013108月011209年低位00990A寄存器A0B寄存器B0C寄存器C0D寄存器D0E7FH用户RAMABCD4个状态寄存器的功能如下： 1.A寄存器各位的功能定义如表2_2所示 表2_2 A寄存器D7D6D5D4D3D2D1D0UIPDV2DV1DV0RS3RS2RS1RS0 UIP为更新周期标志，当UIP=1 时表示计时器正在进行，时间在更新；UIP=0时表示可以读取当前的日期和时间。UIP在更新周期来到前244s变成高电平，在更新周期内(2ms)保持高电平，且该位为只读,不能写入。 DV0DV2 22级分频器选择,指示当前使用的时间基准

10、信号。 DV2.DV1.DV0=000时,时间基准信号为4.194303MHz。 DV2.DV1.DV0=001时,时间基准信号为1.048576MHz。 DV2.DV1.DV0=010时,时间基准信号为32.768KHz。 DV2.DV1.DV0=11X（X为0或1）时,复位分频器。 RS3RS0为方波输出和中断频率的选择,可选择15种不同的频率,AT机初始化为0110,即选择频率为1.02KHz.周期为967.562us。表2_3是不同的RS0RS3时的频率选择值。表2_3 RS0RS3与频率的对应关系寄存器A的选择位时间基准RS3RS2RS1RS0SQW方波输出频率TPI周期中断率000

11、0无无0001256 Hz3.90526ms0010128 Hz7.8125 ms00118.192 kHz122.070 ms01004.096 Khz244.141 ms01012.048 kHz488.281 ms01101.024 kHz976.562 ms0111512 Hz1.953125 ms1000256 Hz3.90625 ms1001128 Hz7.8125 ms101064 Hz15.625 ms101132Hz31.25 ms110016Hz62.5 ms11018Hz125 ms11104Hz250 ms11112Hz500 ms2状态寄存器B(可读写)各位功能如表2

12、_4所示。 表2_4 B寄存器D7D6D5D4D3D2D1D0SETPIEALEUIE0DM24/12DSESET 停止计数标志,SET=1,表示实时时钟停止计数,允许程序对字节进行初始化；SET=0,表示实时时钟正在按每秒加1的速率计时。PIE 周期中断允许,PIE=1,允许由寄存器A规定的速率产生中断；PIE=0,表示禁止中断产生。AIE 报警中断允许位ALE=1时；允许报警.ALE=0时禁止报警.UIE 更新周期中断允许位UIE=1时,表示每个更新周期结束时向系统发出中断请求；UIE=0时禁止中断发生。DM 日期方式，DM=1时采用二进制表示时间和日期；DM=0,采用十进制表示时间和日期

13、.24/12 小时数制表示位。当该位=1表示采用24小时制；当该位=0 表示采用12小时制。DSE 夏令时间允许位。当DSE=1时表示采用夏令时；当DSE=0时表示采用标准时间。( SQWE 方波输出允许,SQWE=1,允许方波输出;SQWE=0,禁止方波输出)3寄存器C各位功能如表2_5所示。 表2_5 C寄存器D7D6D5D4D3D2D1D0IRQFPFAFUF0 000 IRQF 中断请求标志。当且仅当IRQ端为低电平时,该位为1.而IRQ=低电平时的条件是PIE*PF+AIE*AF+UIE*UF=1。当我们读接触器C时IRQF清0，引脚变高电平。PF 周期中断标志,当定期中断的时间到,

14、该位为1.但PF位置1不受周期中断允许位PIF的限制AF 报警中断标志,当报警中断的时间到,该位为1.但AF位置1不受报警中断允许位AIF的限制.UF 更新中断标志,每个更新结束时,UF=1.4状态寄存器D各位功能如表2_6所示,除了D7位都不用。 表2_6 D寄存器D7D6D5D4D3D2D1D0VRTVRT 当VRT为1时表示CMOS RAM和时间的内容有效，当VRT=0时表示CMOS RAM和时间的内容无效，电池已耗尽,芯片掉电,RAM中的信息已丢失，将VRT位置低电平作标记.当重新接通电源时,PS引脚为高电平,担VTR仍为0,直到读寄存器D的D7位为止.二移位寄存器74LS164 74

15、LS164是8位串入、并出移位寄存器，清除是异步工作的，串行输入允许使用两个串行输入引脚A、B中的一个。74LS164的引脚如图2_4所示，它的逻辑功能真值表如表2_7所示。各引脚功能如下：引脚1、2_A、B 2个门控串行数据输入端。当两个输入端的任何一个或两个为低电平，此时禁止新数据的输入，并在下一个时钟脉冲从低到高跳变时，输出移位，并将第一级置为低电平。当一个为高电平时，允许另一个输入端输入，并由它决定第一级触发器的状态。引脚3、4、5、6、10、11、12、13_QA、QBQH 8个数据输出端。在一个字节的数据移位输入时，D0在先，D7在后，13脚为LSB（D0），3脚为MSB（D7）。

16、引脚7、14_GND、VCC 接地端和电源正。引脚8_ CP 时钟脉冲。当CP端发生正跳变时，移位操作有效。引脚9_D 异步清除端，低电平有效，输出被清除。清除端有效时与时钟有无无关。 表2_7 74LS164功能表输 入输 出清除时钟串行QA QB QHDCPA BL L L LHL QA0 QB0 QH0HHHH HL LH QAn QGnL QAn QGnL QAn QGn 图2_4 移位寄存器74LS164三译码器74LS247 74LS247译码器/驱动器的特点是低电平作用输出可直接驱动白炽灯或共阳极LED数码管。电路具有全串行消隐输入/输出控制端和一个灯测试输入端。74LS247各

17、段的表示法和显示如图2_5（a）所示。该器件的引脚如图2_5(b)所示，逻辑功能如表4-11所示。从图 2_5（a）可知, 译码器/驱动器 74LS247 译码后的数字显示中，6和9的表示中有拖尾，而译码器74LS246，74LS46等芯片在译码时，6和9的表示中无拖尾，即显示6时数码管的“a”段不亮，在显示“9”时“d”段不亮。 图2_5(a) 74LS247译码输出表示法 图2_5(b) 74LS247引脚图 表2_8 74LS247功能表十进制或功能 输 入 端LT RBI D C B ABI/RBO* 输入端注解a b c d e f g 0 H L L L L H 导通 导通 导通

18、导通 导通 导通 截止 1 H L L L H H 截止 导通 导通 截止 截止 截止 截止 2 H L L H L H 导通 导通 截止 导通 导通 截止 导通 3 H L L H H H 导通 导通 导通 导通 截止 截止 导通 4 H L H L L H 截止 导通 导通 截止 截止 导通 导通 5 H L H L H H 导通 截止 导通 导通 截止 导通 导通 6 H L H H L H 截止*截止 导通 导通 导通 导通 导通 7 H L H H H H 导通 导通 导通 截止 截止 截止 截止 8 H H L L L H 导通 导通 导通 导通 导通 导通 导通 1 9 H H

19、L L H H 导通 导通 导通 截止*截止 导通 导通 10 H H L H L H 截止 截止 截止 导通 导通 截止 导通 11 H H L H H H 截止 截止 导通 导通 截止 截止 导通 12 H H H L L H 截止 导通 截止 截止 截止 导通 导通 13 H H H L H H 导通 截止 截止 导通 截止 导通 导通 14 H H H H L H 截止 截止 截止 导通 导通 导通 导通 15 H H H H H H 截止 截止 截止 截止 截止 截止 截止 BI L 截止 截止 截止 截止 截止 截止 截止 2 RBI H L L L L L L 截止 截止 截止 截止 截止 截止 截止 3 LT L H 导通 导通 导通 导通 导通 导通 导通 474LS47各引脚功能如下：引脚7、1、2、6_A、B、C、D 4个数据输入端，这些输入端按照8421码顺序排列，即引脚7的权是1，引脚1的权是2，引脚2的权是4，引脚7的权是8。引脚13、12、11、10、9、15、14_a、b、c、d、e、f、g 分别接共阳极数码管的abcdefg七段。引脚16、8_VCC、GND 分别接电源正和地。引脚3_LT 灯测试端，当此脚为低电平时