《逻辑门电路》PPT课件.ppt

1、脉冲数字电路电子技术基础（3）,第四讲 逻辑门电路（1） 2011年9月22日,第三章 逻辑门电路,3.1 MOS逻辑门电路 3.2 TTL逻辑门电路 3.3 射极耦合门电路 3.5 逻辑描述中的几个问题 3.6 逻辑门电路使用中的几个实际问题,20110922,中国科学技术大学 快电子 刘树彬,2,获得高、低电平的基本原理,20110922,3,用以实现基本逻辑运算和复合逻辑运算的单元电路通称为门电路,中国科学技术大学 快电子 刘树彬,第三章 逻辑门电路,3.1 MOS逻辑门电路 3.2 TTL逻辑门电路 3.3 射极耦合门电路 3.5 逻辑描述中的几个问题 3.6 逻辑门电路使用中的几个实

2、际问题,20110922,中国科学技术大学 快电子 刘树彬,4,TTL逻辑门电路,二极管的开关特性 BJT的开关特性 基本逻辑门电路 TTL逻辑门电路,20110922,中国科学技术大学 快电子 刘树彬,5,本征半导体中的自由电子和空穴,6,制造半导体器件的半导体材料的纯度要达到99.9999999%，常称为“九个9”,本征半导体化学成分纯净的半导体晶体,很低温度时，晶体接近于理想结构，当于绝缘体,共价键,室温下，热能破坏共价键，产生自由电子和空穴,20110922,中国科学技术大学 快电子 刘树彬,20110922,7,在本征半导体中掺入三价杂质元素，如硼、镓等,空穴,硼原子,硅原子,多数载

3、流子 空穴,少数载流子自由电子,受主离子,空穴,电子空穴对,P型半导体,中国科学技术大学 快电子 刘树彬,20110922,8,N型半导体,多余电子,磷原子,硅原子,多数载流子自由电子,少数载流子 空穴,施主离子,自由电子,电子空穴对,在本征半导体中掺入五价杂质元素，如磷、砷等,中国科学技术大学 快电子 刘树彬,PN结,20110922,中国科学技术大学 快电子 刘树彬,9,内电场,PN结的导电特性,20110922,中国科学技术大学 快电子 刘树彬,10,PN结的伏安特性,20110922,中国科学技术大学 快电子 刘树彬,11,根据理论推导，PN结的伏安特性曲线如图,正偏,IF（多数载流子

4、扩散）,IR（少数载流子漂移）,反偏,反向饱和电流,反向击穿电压,反向击穿,热击穿烧坏PN结,电击穿可逆,TTL逻辑门电路,二极管的开关特性 BJT的开关特性 基本逻辑门电路 TTL逻辑门电路,20110922,中国科学技术大学 快电子 刘树彬,12,二极管的开关特性,20110922,中国科学技术大学 快电子 刘树彬,13,开通时间：极短 反向恢复时间 tre=ts(存储时间)+tt(渡越时间),产生反向恢复过程的原因电荷存储效应,20110922,14,中国科学技术大学 快电子 刘树彬,TTL逻辑门电路,二极管的开关特性 BJT的开关特性 基本逻辑门电路 TTL逻辑门电路,20110922

5、,中国科学技术大学 快电子 刘树彬,15,BJT的结构,20110922,中国科学技术大学 快电子 刘树彬,16,NPN型,PNP型,符号:,三极管的结构特点: （1）发射区的掺杂浓度基区掺杂浓度 （2）基区要制造得很薄且浓度很低,Bipolar Junction Transistor,BJT放大的工作原理,20110922,17,发射结正偏，发射区的电子向基区移动形成电流，其中小部分与空穴复合，形成电流IB 因为集电结反偏，收集扩散到集电区边缘的电子，形成电流ICN 另外，集电结区的少数载流子形成漂移电流ICBO,两种载流子参与导电双极性晶体管Bipolar Junction Transis

6、tor,中国科学技术大学 快电子 刘树彬,BJT的开关工作状态,20110922,中国科学技术大学 快电子 刘树彬,18,截止时，发射结和集电结都反偏,NPN饱和时各极电压,iB=VCC/RC , iC=(VCC-vCE)/RC vCE=VCC-ICSRC =VCES0.20.3V vBE=0.7V vBC=vBE-vCE =0.4V 集电结和发射结均正向偏置,20110922,中国科学技术大学 快电子 刘树彬,19,NPN型BJT工作状态的特点,20110922,中国科学技术大学 快电子 刘树彬,20,BJT的开关时间,延迟时间td 势垒区变窄，发射区电子注入基区并大部分被集电极收集 上升时

7、间tr ic增大到0.9ICS 存储时间ts 存储电荷从基区和集电区抽出 下降时间tf 对应于0.9ICS的存储电荷消散需要的时间 可通过改进BJT内部构造和外电路方法来提高BJT的开关速度,20110922,中国科学技术大学 快电子 刘树彬,21,20110922,中国科学技术大学 快电子 刘树彬,22,基本BJT反相器的动态特性（带负载电容）,20110922,中国科学技术大学 快电子 刘树彬,23,容性负载的充放电,20110922,中国科学技术大学 快电子 刘树彬,24,ro, 容性负载的充放电 截止：时间常数 = RCCL 饱和：时间常数 = rceCL,rbe,rce,Rc, 时间

8、常数RCCL较大，使得 充电、放电时间过大，增加 了波形的上升时间,TTL逻辑门电路,二极管的开关特性 BJT的开关特性 基本逻辑门电路 TTL逻辑门电路,20110922,中国科学技术大学 快电子 刘树彬,25,二极管与门电路,26,20110922,中国科学技术大学 快电子 刘树彬,二极管或门电路,27,20110922,中国科学技术大学 快电子 刘树彬,三极管非门电路,20110922,中国科学技术大学 快电子 刘树彬,28,20110922,中国科学技术大学 快电子 刘树彬,29,（1）在多个与门串接使用时，会出现低电平偏离标准数值的情况；或门情况类似 （2）负载能力差 （3）速度慢,

9、二极管与门和或门电路的缺点,20110922,中国科学技术大学 快电子 刘树彬,30,将二极管与门（或门）电路和三极管非门电路组合起来,Diode Transistor LogicDTL,解决办法,DTL与非门电路,20110922,31,工作原理： （1）当A、B、C全接为高电平5V时，二极管D1D3都截止，而D4、D5和T导通，且T为饱和导通， VL=0.3V，即输出低电平 （2）A、B、C中只要有一个为低电平0.3V时，则VP1V，从而使D4、D5和T都截止，VL=VCC=5V，即输出高电平 所以该电路满足与非逻辑关系，即：,中国科学技术大学 快电子 刘树彬,TTL逻辑门电路,二极管的开

10、关特性 BJT的开关特性 基本逻辑门电路 TTL逻辑门电路,20110922,中国科学技术大学 快电子 刘树彬,32,DTL门到TTL门的演进,20110922,中国科学技术大学 快电子 刘树彬,33,Transistor-Transistor Logic,TTL与非门电路,20110922,中国科学技术大学 快电子 刘树彬,34,带负载电容的BJT反相器,20110922,中国科学技术大学 快电子 刘树彬,35,TTL反相器的基本电路,20110922,中国科学技术大学 快电子 刘树彬,36,TTL反相器的工作原理,vi0.2V，低电平 T1发射结导通，VB1=0.9V T2、T3截止 T1

11、集电极回路电阻是RC2和T2的集电结反向电阻之和T1深度饱和 忽略流过RC2的电流，VB4VCC=5V T4和D导通 VOVCC-VBE4-VD =5V-0.7V-0.7V=3.6V 输入为低时，输出为高电平,20110922,中国科学技术大学 快电子 刘树彬,37,饱和,0.2V,截止,截止,导通,导通,0.9V,TTL反相器的工作原理,vi3.6V，高电平 VB1=2.1V，T1为倒置使用的放大状态 T1发射结反偏 T2、T3饱和，输出0.2V VC2=0.7V+0.2V=0.9V，T4和D截止 输入为高时，输出为低电平,20110922,中国科学技术大学 快电子 刘树彬,38,0.9V,

12、倒置状态,3.6V,饱和,饱和,截止,截止,0.2V,4.3V？,采用输入级以提高工作速度,输入由3.6V0.2V VB1=0.2V+0.7V=0.9V T2、T3的储存电荷来不及消散，仍是饱和状态 VC1=0.7V+0.7V=1.4V T1集电结反向偏置，T1工作在放大区 T2的基极电流为T1的倍，即iB1,使T2迅速脱离饱和进入截止状态 T4迅速导通，T3负载小，集电极电流加大，存储电荷迅速消散，进入截止状态,20110922,中国科学技术大学 快电子 刘树彬,39,采用推拉式输出级以提高开关速度和带负载能力,驱动能力： 输出低电平 T3饱和，T4、D截止 低输出阻抗：饱和电阻 大电流输出：IC3 输出高电平 T3截止，D导通 T4射级跟随器,20110922,中国科学技术大学 快电子 刘树彬,40,推拉式(push-pull)或图腾柱(totem-pole)输出电路,采用推拉式输出级以提高开关速度和带负载能力,开关速度 输出低高 iB2迅速增大，T2先脱离饱和并截止 VC2VC3，T4和D导通，iC4迅速增大，T4饱和，加速对负载电容充电 输出高低 T3深度饱和，呈现低阻，CL快速放电,20110922,中国科学技术大学 快电子 刘树彬,41,输出波形具有