超声电机驱动电路的设计

超声电机驱动电路的设计摘要本文阐述了超声波电机的发展，应用前景，驱动原理及其对驱动电源的要求，在此基础上设计了一种驱动电源。该电路使用直接数字频率全成器（DDS）作为信号源，通过高压运放将信号放大到峰峰值为250V，用于驱动超声电机。针对该电源的所有组成单元，进行了详细的电路设计。文章最后给出了该电源的仿真结果及安装调试结果，并指出了对该方案进一步进行改进的措施。关键字超声电机驱动电源占空比THEDESIGNOFLEDDISPLAYSCREENABSTRACTUSINGCHIPEPF10K30ETC1443OFTHEFLEX10KESERIESOFALTERATOENCODEHAMMINGCODEANDDESIGNDECODINGCIRCUIT,THETHESISDISCUSSESTHEWAYTODESIGNANDTHEPROCEDURESOFDESIGNINDETAILTHEDESIGNOFTHECIRCUITADOPTSTHEWAYOFEDATECHNIQUEFROMTHETOPTOTHEBOTTOMANDTHEMETHODOFTEXTINPUTTOPROGRAMMINGAFTERACCOMPLISHED,THECIRCUITINTEGRATEDLYSIMULATESTHROUGHTHESOFTWAREMAXPLUSBYSIMULATIONANDDEBUGGING,THECIRCUITWILLMEETTHEREQUIREMENTSOFFUNCTIONALITYANDTIMINGKEYWORDSAT89C51LEDDOTMATRIXDISPLAYSERIALTOPARALLELCONVERTERLATCHDRIVECIRCUIT绪论随着计算机的飞速发展，电子技术也获得了快速的前进，在电子技术前进的同时也推动了其他有关科学领域的发展。现代电子产品几乎渗透了社会的各个领域，也真正的走进了人们的日常生活，电子技术的发展推动了社会生产力的发展和社会信息化的提高，同时也提高了人们的生活水平。电子产品由原来小规模的模拟技术向大规模、超大规模的数字化集成技术转变，而成熟的EDA工具的支持以及其基于大规模可编程技术的应用在电子系统设计领域中的明显优势，将电子设计技术再次推向又一崭新的历史阶段。现场可编程门阵列FPGA（FIELDPROGRAMMABLEGATEARRAY），具有门阵列器件的高集成度和通用性，又有可编程逻辑器件用户可编程的灵活性，其速度快，功耗低，通用性强，特别适用于复杂系统的设计。因而应用FPGA基于VHDL的设计方法及EDA工具进行数字系统集成设计已是不可逆转的趋势。20世纪人类进入了信息时代，电话和互联网是主要的通信工具，而电话是目前使用最多、最广泛的通信工具。通信系统的安全性、可靠性成了大家关心的问题，也是通信技术要解决的主要问题。汉明码是现在通信系统中应用最多最广泛的编译码技术，用一个以上的校验位，汉明码不仅可以验证数据是否有效，还能在数据出错的情况下指明错误位置。而传统的数字系统设计方法，不仅麻烦，容易出错，而且还不便于仿真，观察结果。所以应用FPGA技术和汉明码的编译码原理设计数字电路，研究通信系统的编码译码原理，找出更加安全、可靠有效的编码译码方法，提高编码译码的纠错能力，对提高通信的保密性，加快通信技术的发展有现实和长远的意义。随着差错控制编码技术的蓬勃发展，作为信道传输过程抗干扰的有效手段，其中较为成熟的编码方法如汉明码、奇偶校验码、循环冗余码等编码技术，被广泛应用于计算机、电子通信、控制等各个领域。其中汉明码是一种能纠正一位错码且编码效率较高的线性分组码。由于它的编译码在工程上较易实现，所以应用广泛。在电子设计技术领域，可编程逻辑器件的广泛应用为数字系统的设计带来极大的灵活性。同时，ALTERA公司开发的MAXPLUS软件，具有全集成化的可编程逻辑设计环境，因此可编程逻辑器件可以通过软件编程而对其硬件的结构和工作方式进行重构，使得硬件的设计如同软件设计那样方便快捷，极大的改变了传统的数字系统设计方法和设计过程。本文研究了信道纠错编码汉明码，并利用FPGA实现汉明码的编译码的方法。1（7，4）汉明码数字信号在传输过程中，由于受到干扰的影响，码元波形将会变坏。接收端收到后可能发生错误的判决。而当今是信息社会，信息的传输、信息的存储和信息的交换随时都在进行着。如何保证信息的可靠传输以及可靠存储，已经越来越受到人们的关注和重视。采用纠错编码技术，已经从多个方面被证实是一种提高信息传输可靠性的关键技术。11汉明码的编码与译码的设计框图111通信系统的一般模型通信的目的是传输信息。通信系统的作用就是将信息从信源发送到一个或者多个目的地。无论在何种类型的计算机系统、数据存储和数据通信系统中，各部件或子系统、通信收发之间的数据交换处理，数据存储器中数据的读写，都可以用下面的通信系统模型来表示。图11通信系统模型信息源（简称信源）数据传输过程中数据的出发地。其作用是把各种消息转换成原始电信号。在计算机系统中，一般由K位二进制信息构成一个信息组MMMK1,MK2,M1,M0发送设备作用是产生适合在信道中传输的信号C，即使发送信号的特性和信道特性相匹配，具有抗信道干扰的能力，并且具有足够的功率以满足远距离传输的需要。信道信道是一种物理媒质，用来将来自发送设备的信号传送到接收端。接收设备接收设备的功能是将信号放大和反变换（如译码、解调），其目的是从受到减损的接收信号中正确的恢复出原始信号。受信者（简称信宿）是传送信息的目的地，其功能与信源相反，即把原始电信号还原成相应的消息。噪声源或干扰由于部件缺陷或系统故障等各种原因所引起的数据错误，都可等效为信道上的噪声或干扰所造成的错误序列E对编码码组C作用的结果。112汉明码的编码与译码模型HAMMING码中文称作汉明码，是由汉明于1950年提出的，具有纠正一位错码能力的线性分组码。它的突出特点是编译码电路简单，易于硬件实现；用软件实现编译码算法时，软件效率高，而且性能比较好。汉明码能纠正一位错误码是在K位信息码M的后面，按照一定的规律添加上R信息源发送备信道接收设备受信者噪声源或干扰位监督码，组成一组长为N的编码码组CC（CN1,CN2,，C1，C0）编码码组C经过在信道的传输，传送到接收端，接收端再按照一定的译码规律，将码组C译码还原成M，可以用下面的通信模型来表示。图12汉明码的编码与译码模型通信系统模型中，信道部分容许的传输速率必须比系统要求的信息传输速率高。这是采用纠错编码技术提高信息传输可靠性所必须具备的条件。113分组码的基本原理可以知道，要想分组码具有检错和纠错的能力，就要在信息码的后面按照一定的规律添加上一些码元，将添加的那些码元称为监督码。将信息码分组，为每组信息码附加若干监督码的编码称为分组码。在分组码中，监督码元仅监督本码组中的信息码元。分组码一般用符号（N,K）表示，其中N表示码组的总位数，又称为码组的长度（码长），K是码组中信息码元的数目，NKR为码组中的监督码元数目，或者称监督位数目。在分组码中，把码组中“1”的个数目称为码组的重量，简称码重。把两个码组中对应位上数字不同的位数称为码组的距离，简称码距。码距又称为汉明（HAMMING）距离。把某种编码中各个码组之间距离的最小值称为最小码距（D0）。一种编码的最小码距D0的大小直接关系着这种编码的检错和纠错能力（1）为了检测E个错码，要求的最小码距D0E1（11）（2）为了纠正T个错码，要求的最小码距D02T1（12）（3）为了纠正T个错码，同时检测E个错码，要求最小码距D0ET1（ET）（13）于是，我们可以得到分组码M序列，可用下图表示。信源M纠错编码信道纠错译码信宿噪声或干扰MCECEMAN1AN2ARAR1A0图13分组码的结构图12汉明码的编码及译码原理121汉明码的原理假设分组码（N,K）中的K4，为了纠正一位错码，由式（12）可知，要求监督位数R3，取R3，则NKR7。我们用A6A5A0表示这7个码元，用S1、S2、S3表示3个监督关系式中的校正子，则可以假设校正子S1、S2、S3的值和错码之间的关系如下表所示表11校正子和错码位置的关系S1S2S3错码位置S1S2S3错码位置001A0101A4010A1110A5100A2111A6011A3000无错码由表11的规定可以得到，仅当一位错码的位置在A2、A4、A5或A6时，校正子S1为1；否则S1为0。这就意味着A2、A4、A5和A64个码元构成了偶数监督关系S1A6A5A4A2（14）（注本文中若没有特别说明，“”都表示模2加）同理，A1、A3、A5和A6构成偶数监督关系S1A6A5A3A2（15）以及A0、A3、A4和A6构成偶数监督关系S1A6A4A3A0（16）在发送端编码时，信息位A6、A5、A4和A3的值由输入信号决定，因此是随机的。监督位A2、A1和A0应根据信息位的取值按照监督关系来确定，即监督位应使式（14）（16）中S1、S2和S3的值为0（表示编成码组中无错码）17K个信息位R个监督位码长NKRA6A5A4A20A6A5A3A10A6A4A3A00由（17）可以解出监督位18根据式（18）可以给出输入各种信息时对应的监督位，如下表所示表12监督位计算结果信息位A6A5A4A3监督位A2A1A0信息位A6A5A4A3监督位A2A1A00000000100011100010111001100001010110100100011110101100101001101100001010110111010100110011111010001110001111111可以把式子（14）（16）表示成如下矩阵的形式可简记为HAT0T或者AHT0110其中H就完全确定了。还可以将H矩阵分成两部分111010011010101011001A6A5A40A3019A20A1A011101001101010是监督矩阵，只要监督矩阵给定，编码时监督位和信息位的关系10110011110100H1101010PIR（111）1011001A2A6A5A4A1A6A5A3A0A6A4A3式（110）可以用来判断接收码A是否出错的依据。同理，也可以把式（18）改写成矩阵的形式，如下所示其中Q为P的转置，即QPT（113）由式（112）可以知道，在信息位给定后，用信息位的行矩阵乘矩阵Q就产生出监督位。在Q的左边加上一个KK阶单位方阵，就构成一个矩阵G称为生成矩阵，由它可以产生整个码组，即有式（115）可以用来获得整个编码码组A。122（7，4）汉明码的编码设计思路（7，4）汉明码的编码就是将输入的四位信息码编成七位的汉明码，即加入三位监督码。根据式（115）可知，信息码与生成码G的乘积就是编码后的（7，4）汉明码，而生成矩阵G又是已知的，由式子（114）得1000111A21110A6A11101A5或者A01011A4A3A2A1A0A6A5A4A3111110101A6A5A4A3Q（112）00110001110100110GIKQ00101011140001011A6A5A4A3A2A1A0A6A5A4A3G或者AA6A5A4A3G115A6A6A5A5A4A4A3A3116A2A6A5A4A1A6A5A3A0A6A4A30100110G0010101于是可以得到如下的方程组0001011由式（116）就可以设计编码程序了。根据以上的分析，就可以画出程序设计的流程图，如图14所示图14汉明码编码程序设计流程图123（7，4）汉明码的译码设计思路（7，4）汉明码的译码就是将输入的7位汉明码翻译成4位的信息码，并且纠正其中可能出现的一个错码，然后输出源信息码。由于生成矩阵G是已知的，由式（114）可以得到Q的值由式子（111）便可以算出监督矩阵H的值，为由式子AHT0算出校正子S1、S2和S3，由S1、S2和S3的值并根据表11就可以设计译码程序了。根据前面的分析，就可以画出程序设计流程图了，如图15所示111110QPT101（117）0111110P110111810111110100111H1101010或者1101191011001101HT011100010001开始输入信息码A6A5A4A3根据信息码，算出监督位A2A1A0输出编好的（7，4）汉明码结束开始图15汉明码译码程序设计流程图2VHDL语言与MAXPLUS软件在硬件电子电路设计领域，电子设计自动化（EDA）工具已成为主要的设计手段，而VHDL语言则是EDA的关键技术之一。MAXPLUS开发系统是易学易用的完全集成化的EDA设计开发环境。21VHDL语言211EDA技术概述VHDL语言具有功能强大的语言结构，可用明确的代码描述复杂的控制逻辑设计，并且具有多层的设计描述功能，支持设计库和可重复使用的元件生成。近几年来，EDA技术获得了飞速的发展。EDA技术采用的是自顶向下的设计方法，与传统电子设计自底向上的方法相比较有很大的优势。传统手工设计方法的缺点是（1）复杂电路的设计、调试十分困难。（2）如果某一过程存在错误，查找和修改十分不便。（3）设计过程产生大量文档，不易管理。（4）对IC设计而言，设计实现过程与具体生产工艺直接相关，因此可移植性差。输入7位码根据输入的码算出校正子S2S1S0校正子S2S1S0是否为0根据S2S1S0纠正出错的位输出4位信息码结束NY（5）只有在设计出样机或生产出芯片后才能进行实测。相比之下，EDA技术有很大的不同（1）采用硬件描述语言作为设计输入。（2）库的引入。EDA工具拥有很多各类的库，能够完成各种自动设计过程。（3）设计文档的管理简化，易于管理。（4）强大的系统建模、电路仿真功能。（5）开发技术的标准化、规范化以及IP核的可重用性。212VHDL结构与要素（1）实体语句结构ENTITY实体名ISGENETIC类属表；PORT端口表；ENDENTITY实体名；（2）结构体语句结构结构体描述设计实体的内部结构和外部设计实体端口间的逻辑关系。结构体的组成部分是对数据类型、常数、信号、子程序和元件等元素的说明部分。描述实体逻辑行为的、以各种不同的描述风格表达的功能描述语句。以元件例化语句为特征的外部元件（设计实体）端口间的连线。每个实体可以有多个结构体（综合器只接受一个结构体），每个结构体对应着实体不同的结构和算法实现方案，期间各结构体的地位是同等的。结构体的语言格式ARCHITECTURE结构体名OF实体名IS说明语句BEGIN功能描述语句ENDARCHITECTURE结构体名；（3）库的种类EDA中包含了各类的库，库中包含了各种预定义的程序包，用户在需要使用某一程序包时调用相应的库即可。这些库有IEEE库、STD库、WORK库、VITAL库（4）数据类型VHDL中的数据类型可以分成四大类标量型SCALSRTYPE、复合型COMPOSITETYPE、存取类型ACCESSTYPE、文件类型FILESTYPE。VHDL的预定义数据类型都是在VHDL标准程序包STANDARD中定义，包括布尔（BOOLEAN）数据类型（取值只有FALSE假和TURE真）、位（BIT）数据类型（取值只能是1或者0）、位矢量（BIT_VECTOR）数据类型、字符（CHARACTER）数据类型（通常用单引号引起来）、整数（INTEGER）数据类型、实数（REAL）数据类型、字符串（STRING）数据类型（必须用双引号标明）、时间（TIME）数据类型（5）VHDL操作符在VHDL中有四类操作符，即逻辑操作符（LOGICALOPERATOR）、关系操作符（RELATIONALOPRATOR）、算术操作符ARITHMETICOPRATOR和符号操作符SIGNOPRATOR，此外还有重载操作符（OVERLOADINGOPRATOR）。213VHDL基本语句VHDL的基本语句主要是顺序语句和并行语句。（1）顺序语句顺序语句只能出现在进程和子程序中。VHDL由六类基本顺序语句赋值语句、流程控制语句、等待语句、子程序调用语句、返回语句、空操作语句。赋值语句只有两种，信号赋值语句是“”按钮将需要观察的信号选到右边的列表框中，然后单击OK按钮。设置节点的波形，仿真观察、分析结果即可。（3）引脚锁定如果以上仿真测试正确无误，就可以将设计编程下载到选定的目标器件中做进一步的硬件测试，以便最终了解设计项目的正确性。利用MAXPLUS有两种引脚锁定方式（第二种方式比较常用）首先选择主菜单MAXPLUS，再单击菜单项FLOORPLANEDITOR，进入芯片资源编辑窗口，然后选择上方的LAYOUT菜单，在其下拉菜单中先消去FULLSCREEN的对勾，再选择DEVICEVIEW，于是将弹出器件引脚编辑窗口。再次进入LAYOUT菜单，选其中的CURRENTASSIGNMENTSFLOORPLAN选项（若选LAST选项，将还原原来的引脚设定），在器件引脚编辑窗口的UNASSIGNEDNODES列表中将显示待锁定的信号引脚名。锁定方法是，例如对S，用鼠标将S拖到下面芯片某引脚，如第8引脚，然后松开鼠标。如此反复，即可将所有端口信号锁定在需要的引脚上。特别注意的是，在锁定引脚后必须通过MAXPLUS的编译器COMPILER，对文件重新进行编译一次，以便将引脚信息编入下载文件中。首先各级评估板或EDA实验板，确定实验的方式和要锁定的引脚。例如输入端A和B分别接不同频率信号CLCH0第126脚，接256HZ和CLOCK1第56脚，接1024HZ，S用键1（第8脚）控制；输出信号Y接蜂鸣器（第99脚）。通过选择MAXPLUSCOMPILER菜单，进入编辑窗口，然后在ASSIGN选项中选PIN/LOCATION/CHIP选项，在弹出的窗口中的NODENAME项中输入引脚A，这时PINTYPE项会出现INPUT指示字，表明A的引脚性质是输入，否则将不出现此字样，此时在PIN项内输入126引脚名，再单击右下方的ADD按钮，此引脚即被锁定。以同样的方法分别锁定引脚B、S、Y，在单击上方的OK按钮。注意，关闭PIN/LOCATION/CHIP窗口后，应单击编辑窗口的STAR，进行全程编译，才能将引脚信息编辑进去。（4）编程下载和测试选MAXPLUS中的PROGRAMMER项，弹出PROGRAMMER窗口后，选OPTION项中的硬件设置项HARDWARESETUP，在其下拉窗口中选BYTEBLASTERMV项。此编程方式对应计算机的并行口下载通道，MV是混合电压的意思，主要指对ALTERA的各类芯核电压（如5V、25V和18V等）的FPGA/CPLD都能由此下载。将实验板连接好，接好电源，单击CONFIGURE即可进行编程下载。如果连线无误，应该出现报告配置完成的信息提示CONFIGURECOMPLETE。此外，还能注意到，如果实验系统中FPGA的配置接口选择JTAG口，则在单机CONFIGURE按钮后，会自动弹出一个信息窗口，上面的信息是INFOPERFORMINGJTAGDOWNLOAD说明SOF配置文件是通过FPGA的JTAG口进行下载的。到此为止，完整的设计流程已经结束。3（7，4）汉明码的编译码设计31用VHDL语言实现汉明码的编码根据图14汉明码的编码流程，由输入的四位信息码A6A5A4A3,经过编码处理输出七位汉明码A6A5A4A3A2A1A0。首先，输入信息码A6A5A4A3,可以由以下语句输入PORTIN_DATAINSTD_LOGIC_VECTOR3DOWNTO0然后，由输入的信息码，根据式（116），就可以得到监督码与信息码之间的对应关系，使用异或运算，即OUT_DATA2A0NOTA0NOA1NOTA1NOA2NOTA2NOA3NOTA3NOA4NOTA4NOA5NOTA5NOA6NOTA6NONULLNO“000“THENCASESSISWHEN“001“A0NOTA0NOA1NOTA1NOA2NOTA2NOA3NOTA3NOA4NOTA4NOA5NOTA5NOA6NOTA6NONULLNO按钮，然后单击OK即可将所有节点添加到仿真器中，如图44所示。图43仿真节点添加（1）图44仿真节点添加（2）添加好节点后就可以设置仿真节点参数。单击FILEENDTIME，弹出ENDTIME对话框，在此对话框设置仿真时间为50US，这样可以由足够的时间观察仿真波形，如图45所示图45设置仿真时间设置好仿真时间后可以设置仿真输入数据。选中IN_DATA，然后右击，在弹出的下拉菜单中选择OVERWRITECOUNTVALUE，弹出OVERWRITECOUNTVALUE对话框如图46，使用系统默认的参数，单击OK即可。图46输入节点节点参数设置设置好以上参数并保存好后可以进行仿真了，单击MAXPLUSSIMULATOR，弹出SIMULATOR对话框，点击STAR按钮进行波形仿真，如图47，图48所示图47仿真结果（1）图48仿真结果（2）对图47分析可以知道仿真无误，但图48可以看出输出结果在110NS、510NS和610NS等这些地方出现了失真，仿真结果不符合设计要求。需要对仿真周期进行重新设计,也就是重新操作步骤，设置COUNTEVERY值为600NS，设置好后重新操作步骤，得到结果如图49所示图49仿真结果（3）由图49与表12对照可以知道，根据输入的信息码添加监督码后输出的7位信息码均正确无误，仿真结果符合设计要求。42汉明码译码程序仿真对汉明码译码程序的仿真操作与汉明码编码程序仿真操作一样，同样选择EPF10K30ETC1443作为仿真芯片，对译码程序编译结果如图410所示图410编译结果图410的结果表明汉明码译码程序编写无误，编译成功。对汉明码译码程序进行波形仿真，采用OVERWRITECOUNTVALUE默认参数，结果如图411图411仿真结果（1）由图411可以看到，仿真输出结果同样出现了很多地方出现了失真，需要重新设置仿真周期，把仿真时间ENDTIME设置为1MS，设置COUNTEVERY值为15US，重新操作进行仿真，得到结果如图412所示图412仿真结果（2）由图412的仿真结果与表11对照表明，输入的7位信息码根据监督码判断错码位置并对错码纠正后输出的4位信息码均正确无误，仿真结果符合设计要求。由（7，4）汉明码编译码电路的仿真结果可以看出，在选择综合芯片时要考虑到器件的可扩展性，在条件允许情况下要尽量选择存储容量