数值快速设定电路设计.doc

2.9 数值快速设置电路设计参数设定是一些民用电子产品的常见功能。在数字钟、掌式游戏机或PDA等消息数字系统中，通常需要利用12个按键改变参数设定值。当数值范围比较大时，恒速改变数值的方法会引起一些不方便。比如，当数值增、减速率恒定为2 Hz时，若将3位十进制预置数从初始值000改变为目标值259需要259/2秒，即设置过程需要耗时2分多钟。倘若提高数值变化速率可以减少设置时间，比如数值变化速率提高到250Hz，设置过程仅需1秒左右，但因数字跳动过快很难准确设置。采用数值快速设置方法可以较好解决数值设置的时间与准确率的关系。在设置初始阶段，数值变化速率可以较慢。随着设置按键闭合时间延长，数值变化速率逐渐加快，最后达到初始速率的几百倍。当数字接近预置值时，可以松开设置键，再重新按下以慢速准确逼近设定值。2.9.1 设计要求设计一个数值快速设置电路，用两个按键UP和DOWM分别对四位十进制数进行递增或递减设置。要求设置过程中数值的变化速率随着按键闭合时间而增加。数值变化速率分为1Hz、2Hz、5Hz、10Hz、50Hz、100Hz、250Hz、500Hz共八级，按键闭合时间每增加1秒递进1级。按键闭合时间超过8秒后保持最高速率修改设置数值。2.9.2 设计原理分析设计要求通过按键对四位十进制数实现递加或递减修改，而且数值修改的速率可以改变。采用可逆计数器可以实现数值递增或递减。采用加计数器累计按键闭合时间，并根据计时值选择不同频率的脉冲信号控制可逆计数器计数，即可以改变数值修改速率。按键的闭合时间越长，选择的计数脉冲频率越高。 所以，电路需要解决的问题是：脉冲信号分频、按键闭合时间计时、计时值对脉冲信号频率的选择。1脉冲信号分频 脉冲信号分频可以采用计数器实现。n位二进制计数器的第i（i=1n）位输出信号的频率是输入计数脉冲频率的，十进制计数器的溢出信号的频率是输入计数脉冲频率的。2按键闭合时间计时 计数器的另一功能是计时。采用加计数器可以累计按键的闭合时间。当按键闭合后，计时器开始计数，闭合时间越长，计时器的计数值越大。当按键断开后，计时器清零。3脉冲信号选择脉冲信号选择可以采用数据选择器实现。数据选择器的基本功能相当于一个由二值信号控制的单刀多掷开关。采用按键计时器的输出控制数据选择器的选择端，选择器的数据输入为各频率不同的脉冲信号。当计时时间不同时，数据选择器输出不同频率的脉冲信号控制数值设置。4计数器设计由于设计要求设置的参数值通过七段LED显示器以十进制数符形式显示，为简化译码电路，可采用可逆十进制计数器实现数值的增、减计数设置。两个按键的闭合信号分别控制计数器进行加计数或减计数。74系列的可逆十进制计数器有74190和74192。74190由电平信号DNUP区别计数方式，其真值表和波形图参见表3-2-2和图3-2-2。74192有两个脉冲输入DN和UP，分别控制计数器实现不同的计数方式，其真值表如表2-9-1所示。当74192输出QDQCQBQA 为“1001”且加计数脉冲UP为低电平时，进位信号CON为低电平；当QDQCQBQA 为全0且减计数脉冲DN为低电平时，借位信号BON为低电平。表2-9-1 可逆十进制计数器74192功能表复位控制脉冲输入预置控制并行输入输出CLRUP DNLDND C B AQDQCQBQAHf ff f f f f0 0 0 0Lf fLd c b ad c b aL HHf f f f加计数LH Hf f f f减计数多位十进制计数器可以采用多片模10的计数器级联。加计数的级联原则是当低位计数器从最大编码值状态复位为全0状态（溢出）时产生进位脉冲，使高位计数器加1；而减计数的级联原则是当低位计数器从全0状态变化为最大码值（溢出）时产生借位脉冲，使高位计数器减1。进/借位方式分异步和同步两种：异步方式是将低位计数器的进/借位信号控制高位计数器的计数脉冲输入端；同步方式是将低位计数器的进/借位信号控制高位计数器的使能端。所以同步进位方式只适用于具有使能控制的计数器。如果计数器没有进/借位输出信号，可利用其高位输出作为进/借位控制信号。 总之，数值变速设置的基本思路是利用按键计时器控制数据选择器，按一定的时间间隔由低频到高频依次选通不同频率的计数脉冲，控制数值设置计数器计数。2.9.3 参考设计方案根据设计原理分析，计数脉冲分频和按键闭合计时都可以采用触发器或计数器。分频计数器的位数结合数值变化的速率范围考虑，数据选择器的选择通道数和按键计时器的位数根据数值变化级数考虑。参考设计的电路原理框图如图2-9-1所示。图中未示出脉冲信号的分频电路和显示控制电路。数值设置按键采用脉冲键，按下时为低电平。两个按键中有一个闭合时计时器的复位信号无效，开始以2Hz频率计时。4秒后计时器达到最大值，禁止计时器继续计数保持最大值不变。当两个按键都断开时计时器复位，同时数据选择器的输出脉冲被封锁。计时器的输出控制八选一数据选择器。数值计数采用可拟十进制计数器74192，由两个设置按键分别控制由数据选择器提供的计数脉冲从加计数端UP或减计数端DN输入。图2-9-1 数值变速设置电路参考设计方案原理框图2.9.4 设计预习准备阅读有关器件资料，了解二进制和十进制计数器、数据选择器、显示译码器的逻辑功能和控制特性，拟定具体设计方案。1考虑不同频率的信号应该按什么顺序输入到数据选择器不同位序的数据端？ 2选择合适的器件实现计时功能。考虑如何在计时达到最大值时禁止计数？3根据设计要求的数值设置位数，需要几个十进制可逆计数器？根据可逆计数器的功能考虑如何实现计数器的级联？若采用74192，注意其双脉冲输入端相互控制的逻辑关系。4根据表2-