数字电路与逻辑设计-ch.5 触发器

5.1 RS触发器,5.2 JK触发器,5.3 D触发器与T触发器,5.4 触发器的建立时间和保持时间,第五章 触发器,5.1 RS触发器,5.1.1. 基本 RS 触发器,两互补输出端,两输入端,反馈线,1.电路结构,2.触发器输出与输入的逻辑关系,设触发器原态为“1”态。,1,0,1,0,设原态为“0”态,1,1,0,触发器保持“0”态不变,复位端,0,设原态为“0”态,1,1,0,0,设原态为“1”态,0,0,1,触发器保持“1”态不变,置位端,1,设原态为“0”态,0,0,1,1,设原态为“1”态,0,0,1,触发器保持“1”态不变,1,1,0,若G1先翻转，则触发器为“0”态,“1”态,若先翻转,基本 RS 触发器功能表,逻辑符号,3、动作特点：,它是一种电平控制触发器。,不定,不定,例1：画出基本 RS 触发器的输出波形,置1,置0,置1,置1,置1,保持,不允许,4.基本RS触发器应用举例,0,1,1,5.1.2. 同步 RS 触发器,1、电路结构与工作原理,基本R-S触发器,导引电路,时钟脉冲,当CP=0时,0,R，S 输入状态 不起作用。 触发器状态不变,被封锁,当 CP= 1 时,1,打开,打开,当 C = 1 时,1,打开,(1) S=0, R=0,触发器状态由R，S 输入状态决定。,打开,1,1,0,(2) S = 0, R= 1,(3) S =1, R= 0,1,Q=1,Q=0,(4) S =1, R= 1,同步RS触发器特性表,由特性表得到Qn+1的状态转换卡诺图。,进一步可写出Qn+1的表达式。,输入,输出,约束条件表示不允许将R、S同时取为1,特性方程,2.特性方程（又称为状态方程）,箭头表示状态转换的方向,在箭头旁边用文字或符号表示实现转换所必备的条件,3.状态转换图,例2：画出同步 RS 触发器的输出波形。设触发器的初态为Q=0。,例3：画出同步 RS 触发器的输出波形,同步 RS 特性表,C高电平时触发器状态由R、S确定,4、动作特点：,1.在CP=0期间，G3、G4被封锁，触发器状态不变。2.在CP=1的全部时间里R 和S的变化都将引起触发器的输出状态的变化。,CP=1期间内若输入信号多次发生变化，则触发器的输出状态也会发生多次翻转。,存在问题,触发方式：电平触发方式,5.1.3. 主从 RS 触发器,电路结构,逻辑符号,从触发器,主触发器,1) 电路结构,F主打开,F主状态由S、R决定，接收信号并暂存。,F从封锁,F从状态保持不变。,CP=1时,CP,2) 工作原理,状态保持不变。,从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。,F从打开,F主封锁,CP,74LS71,5.1.4. 集成 RS 触发器,1S=S1 S2 S3,1R=R1 R2 R3,（只在CP从1变为0时有效）,主从RS触发器真值表,功能与同步RS触发器完全相同 。,t,CP,0,例1：已知主从RS 触发器的CP和S、R波形，试画出 Q 端的波形，设触发器的初态为Q=0。,cp,t,例2：已知主从RS 触发器的CP和S、R波形，试画出 Q 端的波形，设触发器的初态为Q=0。,5.2 JK触发器,5.2.1 主从JK触发器,电路结构,逻辑符号,从触发器,主触发器,反馈线,1.电路结构,CP,CP高电平时F主状态由S、R 决定，F从状态不变。,3. 特性方程,Qn,1,0 0,1 1,1 0,0,0 1,Qn,JK触发器特性表,(保持功能),(置“0”功能),(置“1”功能),(计数功能),4. 状态转换图,(保持功能),(置“0”功能),(置“1”功能),(计数功能),5、动作特点：,1).主从触发器分两步工作：第一步，CP=1期间，主触发器的输出状态由输入信号的状态确定，从触发器的输出状态保持不变。第二步，当CP从1变为0时，从触发器的输出状态由主触发器当时的状态决定。2). 在CP=1的全部时间里输入信号的变化都将对主触发器起控制作用。,触发方式：脉冲触发方式（延迟触发方式）,1. 主从JK触发器在CP1期间，主触发器只有可能翻转一次。 2. 只有在CP1的全部时间里输入状态始终未变的条件下，才可用CP下降沿到达时的输入状态决定触发器的次态。,注意,要求CP高电平期间J、K的状态保持不变。,(1)J=1, K=1,设触发器原态为“0”态,主从状态一致,分析JK触发器的逻辑功能,CP,CP,(1)J=1,K=1,设触发器原态为“1”态,为“？”状态,J=1, K=1时，每来一个时钟脉冲，状态翻转一次，即具有计数功能。,(1)J=1, K=1,CP,(2)J=0，K=1,设触发器原态为“1”态,设触发器原态为“0”态,CP,(3)J=1，K=0,设触发器原态为“0”态,设触发器原态为“1”态,CP,(4)J=0，K=0,设触发器原态为“0”态,CP,CP高电平时F主状态由S、R 决定，F从状态不变。,例1：画出主从JK 触发器工作波形,CP,0,t,J,0,t,K,0,t,Q,0,t,Q,0,t,1,2,3,4,例2：画出主从JK 触发器工作波形,5.2.2 边沿触发器,主从触发器工作时，若在CP高电平期间输入端有干扰信号，有可能使输出状态出错。而边沿触发器允许在CP到来前一瞬间（如线跳前一瞬间）接入输入信号，这样输入端受干扰的时间大大缩短，受干扰的可能性降低。,5.2.2 边沿触发器,工作原理,（1）CP=0时，,0,触发器处于原稳态。,5.2.2 边沿触发器,（2）CP由0变为1时，,1,设触发器原态为,J=1,K=0使Q3 0， Q41,但这些状态送到G13 G23的输入端的时间比CP送到G12 G22输入端延迟了一级门，所以触发器保持原态不变。,这些输出是同时的，因为它们都只经过一级门.,若J=1,K=0,0,0,5.2.2 边沿触发器,（3）CP由1变为0时,1,J=1 , K=0,0,0,1,1,1,0,触发器翻转。,G3 G4 G12 G22被封锁，但J、K信号已经送入，所以有些门作以下变化。,触发器的次态仅仅取决于CP信号下降沿（或上升沿）到达前一瞬间输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。,边沿触发器的特性：,边沿触发器的逻辑符号:,边沿触发器的特性：,触发器的次态仅仅取决于CP信号上升沿（或下降沿）到达时刻输入信号的状态。而在此之前和之后输入状态的变化对触发器的次态没有影响。,触发方式：边沿触发方式,74LS76,5.2.3 集成JK触发器,5.3 D触发器与T触发器,状态转换图,1. 由JK触发器构成的D触发器,5.3.1 D触发器,特性方程,基本R-S触发器,导引电路,2. 维持阻塞 D 触发器,1).电路结构,反馈线,2).逻辑功能,（1）D = 0,1,0,当CP = 0时,0,当CP = 1时,0,1,封锁,在CP = 1期间，触发器保持“0”不变,（2）D = 1,0,1,当CP = 0时,1,当CP = 1时,0,1,封锁,在CP = 1期间，触发器保持“1”不变,封锁,上升沿触发翻转,CP上升沿前接收信号，上降沿时触发器翻转，（ 其Q的状态与D状态一致；但Q的状态总比D的状态变化晚一步，即Qn+1 =D；上升沿后输入 D不再起作用，触发器状态保持。 即(不会空翻),结论：,例：D 触发器工作波形图,3. 集成D触发器,5.3.2 T触发器,5.4 触发器的建立和保持时间,为使触发器可靠工作，在触发器输入信号与时钟脉冲触发沿之间有严格的时间要求。输入信号建立到触发沿到来的最小时间称为建立时间tset ，触发过后，输入信号保持的最小