数字电子钟的设计.doc

xxx工学院计算机信息工程学院课 程 设 计课程名称： 数字电子技术题目名称： 数字电子钟的设计学生系别： 物联网工程专业班级： 物联网学 号： 学生姓名： 指导教师： 2014年12月31日25目 录一设计目的和意义 3二内容要求和性能指标 3三设计思路 33.1原理及理论 33.2系统构成总图 43.3各模块原理及功能 53.4元器件的选择 83.5仿真电路图 143.6元器件使用清单 18四实际操作过程及问题解决 19五存在问题及改进建议 19六感想 19七附件 20八参考文献 24一、课程设计的目的和意义：1、 掌握组合逻辑电路、时序逻辑电路及数字逻辑电路系统的设计、安装、测试方法；2、 能合理、灵活的运用各种标准集成电路器件实现规定的数字系统3、进一步巩固所学的理论知识，提高运用所学知识分析和解决实际问题的能力；4、提高独立完成电路布局布线及检查和排除故障的能力；5、培养书写综合实验报告的能力。二、课题内容、要求和性能指标： 根据设计任务，从选择设计方案开始，进行电路设计；选择合适的器件，画出设计电路图；通过安装、调试，直至实现任务要求的全部功能。对电路要求布局合理，走线清晰，工作可靠，经验收合格后，写出完整的课程设计报告。要求：1根据计时器的方框图和指定器件，完成计时器主体电路设计及实验；2利用异步时序电路的方法，设计一个24进制的时控电路，要求当计数器运行到23时59分59秒时，秒个位计数器再接收一个秒脉冲信号后，计数器自动显示为00时00分00秒，完成进制的计时要求；3具有校时、分、秒；4在实验板上安装、调试出课题所要求的计时器；5画出逻辑电路图、时序图，并写出设计报告。三、设计思路1、原理及理论： 数字计时器一般由振荡器、分频器、计数器、译码器、显示器等几部分组成，各部分电路都是数字电路中应用最广的基本电路。计时器主体框图如图11所示。石英晶体振荡器产生的时标信号送到分频器，分频电路将时标信号分成每秒一次的方波作为秒信号。秒信号送入计数器进行计数，并将累计结果以“时”、“分”、“秒”的数字显示出来。“秒”显示由两级计数器和译码器组成的十进制电路实现。“分”显示电路与“秒”相同；“时”显示电路由两级计数器和译码器组成的二十四进制计数电路来实现。所有计时结果由六位LED七段显示器显示。2、 系统构成总图：译码器译码器译码器时计数器分计数器秒计数器校时电路振荡器分频器系统方框 图1 由上图可以看出，振荡器产生的信号经过分频器作为产生秒脉冲，秒脉冲送入计数器，计数结果经过“时”、“分”、“秒”，译码器，显示器显示时间。其中振荡器和分频器组成标准秒脉冲信号发生器，由不同进制的计数器，译码器和显示电路组成计时系统。秒信号送入计数器进行计数，把累计的结果以“时”，“分”、“秒”的数字显示出来。“时”显示由二十四进制计数器，译码器，显示器构成；“分”、“秒”显示分别由六十进制的计数器，译码器，显示器构成；校时电路实现对时，分的校准。2.1、石英晶体振荡器 石英晶体振荡器的作用是产生一个标准频率信号，然后再由分频器分成时间秒脉冲，因此振荡器振荡的精度与稳定度，决定了计时器的精度和质量。 振荡电路由石英晶体、微调电容、反相器构成，如图12所示。图中Rf为反馈电阻（10100M），目的是为CMOS反相器提供偏置，使其工作在放大状态（而不是作反相器用）。C1是频率微调电容取3/25PF，C2是温度特性校正用电容，一般取2050PF。非门2起整形作用。晶体振荡器件目前多数采用石英电子手表用晶振32768HZ，32768是2的15次方，经过15级二分频即可得到1HZ(信号)。从时钟精度考虑，晶振频率愈高，计时精度就愈高，但耗电将增大。 图12 晶体振荡电路 2.2、分频器 采用32768HZ晶振，用n位二进制计数器进行分频，可得1/2n频率信号，要得到1秒信号，则n=15。根据以上分析，可用CD4060十四位串行计数器振荡器来实现分频和振荡。如图13所示，但由于CD4060只能实现14级分频，少了一级分频，所以必须外加一级分频，可用CD4013双D触发器来实现。 图13秒脉冲信号发生器 2.3、计数器 秒、分计数器为60进制计数器。小时计数器为24进制计数器。实现这两种模数的计数器采用中规模集成计数器74LS390。2.3.1、60进制计数器 “秒”计数器电路与“分”计数器电路都是60进制，它由一级10进制计数器和一级6进制计数器连接构成。如图4.所示由74LS390构成的60进制计数器。首先将两片74LS390设置成十进制加法计数器，将两片计数器并行进位则最大可实现100进制的计数器。现要设计一个60进制的计数器，可利用“反馈清零”的方法实现。当计数器输出“2Q32Q22Q12Q0、1Q3Q2Q1Q0=0110、0000”时，通过门电路形成一置数脉冲，使计数器归零。 图60进制计数器电路图2.3.2、24进制计数器 同理当个位计数状态为“Q3Q2Q1Q0=0100”，十位计数器状态“Q3Q2Q1Q0=0010”时，要求计数器归零。2.4、译码及驱动显示电路 译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。用于驱动LED七段数码管的译码器常用的有74LS48。74LS48是BCD-7段译码器/驱动器，其输出是OC门输出且低电平有效，专用于驱动LED七段共阳极显示数码管。由74LS48和LED七段共阳数码管组成的一位数码显示电路如图 16 所示。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示。3、 元器件的选择3.1、cd4511引脚图管脚图及功能真值表显示译码器CD4511CD4511是一个用于驱动共阴极 LED （数码管）显示器的 BCD 码七段码译码器，特点如下：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流、可直接驱动LED显示器。CD4511 引 脚 图： 功能介绍：BI：4脚是消隐输入控制端，当BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭（消隐）状态，不显示数字。 LT：3脚是测试输入端，当BI=1，LT=0 时，译码输出全为1，不管输入 DCBA状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。 LE：锁定控制端，当LE=0时，允许译码输出。 LE=1时译码器是锁定保持状态，译码器输出被保持在LE=0时的数值。A1、A2、A3、A4、为8421BCD码输入端。a、b、c、d、e、f、g：为译码输出端，输出为高电平1有效。CD4511的内部有上拉电阻，在输入端与数码管笔段端接上限流电阻就可工作真值表：输 入 输 出 LEBILIDCBAabcdefg显示 XX0XXXX11111118X01XXXX0000000消隐 01100001111110001100010110000101100101101101201100111111001301101000110011401101011011011501101100011111601101111110000701110001111111801110011110011901110100000000消隐 01110110000000消隐 01111000000000消隐 01111010000000消隐 01111100000000消隐 011111100000 0消隐 111XXXX锁 存 锁存 表3-2 CD 4511的真值表 3.2、cd40133.2.1、结构组成CD4013由两个相同的、相互独立的数据型触发器构成。每个触发器有独立的数据、置位、复位、时钟输入和Q及Q输出。此器件可用作移位寄存器，且通过将Q输出连接到数据输入，可用作计数器和触发器。在时钟上升沿触发时，加在D输入端的逻辑电平传送到Q输出端。置位和复位与时钟无关，而分别由置位或复位线上的高电平完成。3.2.2、引脚图1D、2D：数据输入端1CP、2CP：时钟输入端1Q、2Q：原码输出端1 /Q、2 /Q：反码输出端 1SD、2SD：直接置位端1RD、2RD：直接复位端 3.2.3、真值表RD（复位端）SD（置位端）Q（输出端）10001100D11x3.2.4、工作原理设电路初始状态均在复位状态，Q1、Q2端均为低电平。当fi信号输入时，由于输入端异或门的作用(附表是异或门逻辑功能表)，其输出还受到触发器IC2的Q2端的反馈控制(非门F2是增加的一级延迟门，A点波形与Q2相同)。在第1个fi时钟脉冲的上升沿作用下，触发器IC1、IC2均翻转。由于Q2端的反馈作用使得异或门输出一个很窄的正脉冲，宽度由两级D触发器和反相门的延时决定。当第1个fi脉冲下跳时，异或门输出又立即上跳，使IC1触发器再次翻转，而IC2触发器状态不变。这样在第1个输入时钟的半个周期内促使IC1触发器的时钟脉冲端CL1有一个完整周期的输入，但在以后的一个输入时钟的作用下，由于IC2触发器的Q2端为高电平，IC1触发器的时钟输入跟随fi信号(反相或同相)。本来IC1触发器输入两个完整的输入脉冲便可输出一个完整周期的脉冲，现在由于异或门及IC2触发器Q2端的反馈控制作用，在第1个fi脉冲的作用下得到一个周期的脉冲输出，所以实现了每输入一个半时钟脉冲，在IC1触发器的Q1端取得一个完整周期的输出。3.3、74LS003.3.1、引脚图Vcc 4B 4A 4Y 3B 3A 3Y _ 14 13 12 11 10 9 8Y = AB ） 2输入四正与非门 74LS00 1 2 3 4 5 6 71A 1B 1Y 2A 2B 2Y GND 3.3.2、真值表A1 B=1 Y=0A0 B=1 Y=1 A1 B=0 Y=1A0 B=0 Y=13.3.3、工作原理内部拥有四个独立的二输入与非门，其逻辑功能是有0出1，全1出03.4、cd45103.4.1、引脚图3.4.2、功能表3.4.3、工作原理Cd4510为可预置BCD可逆计数器，该器件主要由四位具有同步时钟的D型触发器构成，具有可预置数、加、减计数和多片级联使用等功能。3.5、cd40603.5.1、引脚图3.5.2、工作原理CR为高电平时，计数器清零且振荡器使用无效。所有的计数器位均为主从触发器。在CP1(和CCD4060由一振荡器和14级二进制串行计数器位组成，振荡器的结构可以是RC或晶振电路，P0)的下降沿计数器以二进制进行计数。在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制。3.6、74LS043.6.1、引脚图 Vcc 6A 6Y 5A 5Y 4A 4Y _ 14 13 12 11 10 9 8 Y = A ） 1 2 3 4 5 6 7 1A 1Y 2A 2Y 3A 3Y GND 3.6.2、功能表3.6.3、工作原理74LS04是6非门反相器4、 仿真电路图 秒钟分钟时钟 总图5、器材5.1、元器件1CD4510四位十进制同步加减计数器2CD4511四位锁存七段译码器驱动器3CD4060十四位串行计数振荡器4CD4013双D触发器5七段LED共阴0.5数码管6CD4011四二输入与非门7晶振32768HZ8电阻、电容、导线、开关5.2、仪器设备1数字逻辑实验箱 一台2示波器 一台3频率计 一台4+12V稳压电源 一台 四、实际操作过程及过程中出现的问题和解决方法 1、 在进行连线过程中，计时器显示不正确，多次检查电路和连线仍无发现问题，经过调查询问后发现输入端顺序弄错，改正后正确。 2、在进行60进制进位60进制时出现问题，发现分钟60进制数字进位不正确，经过多次查验后发现是4510芯片出现问题，更换后正确。五、存在问题和改进意见 在进行60进制24进制仿真时，发现初始状态不为0，且初始状态显示数字超过进制显示限度。询问老师后得知由于芯片的输入仪器中存在随机性，导致初始状态不为0，思考可以添加一个异步置零器，并给初始信号为0的电路，可以有效的改正此随机现象。六、感想 每次课程设计是一次难得的锻炼机会，让我们能够充分利用所学过的理论知识还有自己的想象的能力，另外还让我们学习查找资料的方法，以及自己处理分析电路，设计电路的能力。我相信是对我的一个很好的提高，补足平日理论学习后实践方面的空白. 通过本次设计，使我对已学过的电路、数电、模电等电子技术的知识有了更深一步的了解，锻炼和培养了自己利用已学知识来分析和解决实际问题的能力。对自己以后的学习和工作有很大的帮助。 刚开始做这个设计的时候感觉自己什么都不知道怎么下手，脑子里比较浮躁和零乱。但通过一段时间的努力，通过重温数电，模电等电子技术的书籍，还有通过查看相关的设计技术以及一些参考文献，再加之在老师的指导和周围同学的帮助下，使我对自己的本设计有了熟练的掌握。 最后，通过这次课程设计我发现了我好多知识都不熟悉甚至有的东西我根本就不知道，这让我感到了要学习的东西还有很多很多。因此使我更坚定了在以后的学习中要扎实好基础，阔广知识面。 7、 附件 校“时”、“分”、“秒”电路图 计时器主体电路框图 秒脉冲信号发生器图 总接线图 晶体震荡电路图 实物图八、参考文献（