数字逻辑设计及应用本科2答案.doc

姓名_ 专业名称_班号_学号_教学中心_ 密 封 线 电子科技大学网络教育考卷（B卷）(20 年至20 学年度第 学期)考试时间 年 月 日(120分钟) 课程 数字逻辑设计及实践（本科） 教师签名_ 大题号一二三四五六七八九十合 计得 分一、填空题(每空1分，共20分)图1-61、请完成如下的进制转换：10110.112= 26.6 8= 22.75 10= 16.C 16；2、28.510= 11100.1 2= 34.4 8= 1C.8 16= 00101000.0101 8421BCD3、某带符号的二进制数的反码是1010101，则该数对应的原码是 1101010 ，补码是 1101011 ；4、AB= AB/+A/B ；(AB)/= AB+A/B/ ；5、正逻辑和负逻辑之间的关系是 对偶 ；6、请问图1-6的逻辑为：Y= A/ ；7、已知某集成门电路输出和输入的高电平的最小值分别为；输出和输入的低电平最大值分别为：；请问该门电路高电平的直流噪声容限= ；低电平的直流噪声容限= ；8、某状态机的状态数为129，请问至少需要 8 位编码才能完成；9、如果要从多路输入数据中，选出一路作为输出，应采用 数字选择 器来实现；10、如果要比较两个二进制数的大小，应采用 比较器 器来实现；11、如果待实现的时序状态机中存在状态循环圈，应采用 计数器 器来实现；12、同时具备置0、置1、保持和反转的触发器是 JK 触发器；二、选择题（每题1分，共10分）1、 将十进制运算（-125-3）转换成带符号的8位（包括符号位）二进制补码运算，其结果为： . 00000000 . 10000000 . 11111111 . 100000112、请问下列逻辑中，与(AB)/相同的逻辑是 ；. A/+B/ . A+B . AB . A/B/3、已知逻辑F(ABC)=m (1,3,5,7)，则下面的描述为正确的是：. F(ABC)=M (0,2,4,6) . F=C . FD=m (0,2,4,6) . F=A+B4、要实现8选1的数据选择器，则地址输入（选择输入）和多路数据端得个数分别为：. 8、3 . 3 、8 . 8、8 . 3、35、如果实现5-32的译码器电路，需要 个74138（3-8译码器）来实现：. 2 . 3 . 4 . 86、要实现256进制（模为256）的二进制计数器，需要 个74163（4位二进制加计数器）来实现. 2 . 3 . 8 . 167、要实现有效状态数为8的环形计数器，则所需移位寄存器中的触发器个数为：. 8 . 4 . 3 . 28、如果用触发器和门电路来实现12进制的计数器，则至少需要 个触发器：. 2个 . 3个 . 4个 . 5个9、一个JK触发器的驱动方程为，则其逻辑功能与以下哪种触发器相同：. JK触发器 . SR触发器. D触发器 . T触发器10、555时基电路外界阻容元件构成自激多谐振荡器，当检小组容元件的数值时，将使： . 振荡周期减小 . 振荡幅度减小. 振荡频率降低 . 振荡周期增大三、判断题（每题1分，共10分）1、存储单元是时序状态机不可缺少的组成部分；（ ）2、7485为4位二进制比较器。如果二进制数A=B，则其输出必将是Y（A=B）有效；（ ）3、所有类型的触发器其状态更新都发生在时钟触发沿上；（ ）4、米利型时序逻辑的输出仅仅取决于当前现态的值；（ ）5、穆尔型时序逻辑的输出仅仅取决于当前现态的值；（ ）6、异步时序逻辑电路中各个触发器所用的时钟触发沿不完全相同；（ ）7、如果两个时序逻辑的状态转换关系以及所选择的触发器都相同，则其逻辑图也相同；（ ）8、时序逻辑可以没有输出，但是组合逻辑必须有输出；（ ）9、要实现模为100的计数器（有效计数循环圈的状态数为100），则需要10片74160（十进制计数器）来实现；（ ）10、环形计数器的有效状态个数，与其位数相同；（ ）四、卡诺图化简（8分）请将逻辑F(A,B,C,D)=Sm (1,2,3,5,7)+d(10,11,12,13,14,15)化简成最简与或式；F=A/D+A/B/C五、组合逻辑分析，要求如下：（8分） 请分析图5所示逻辑的逻辑功能。并画出其真值表；图5解：该题目为一加法器电路，完成的加法为：Y3Y2Y1Y0=DCBA+0011,故真值表如下：DCBAY3Y2Y1Y000000011000101000010010100110100010001110101100001101001011110101000101110011100101011011011111011001111110100001110000111110010图6六、时序逻辑分析，要求如下：（14分）分析图6所示电路，具体要求如下：1、 写出驱动方程和输出方程；2、 写出状态方程；3、 画出状态转换图或者转换表1、驱动方程状态方程：2、输出方程： 3、状态表：或者状态图：七、组合逻辑设计，要求如下：（8分）请设计一个三人表决电路。三个人表决一个决议，如果两个或者两个以上的人同意，则决议通过，否则，决议被否决。具体要求如下：1、 画出真值表；2、 求出与非-与非函数式；3、 画出逻辑图；1、 真值表ABCF000000100100011110001011110111112、 函数式3、 逻辑图其他形式的逻辑图略八、时序逻辑设计，要求如下：（10分）利用一个D触发器和一定的门电路实现JK触发器的逻辑功能。要求写出所选触发器的驱动方程，并画出逻辑图；1、 JK触发器的状态表和状态方程Q*=JQ/+K/Q2、 根据D触发器的特性方程可以得到其驱动方程如下：Q*=D=JQ/+K/Q3、 逻辑图九、时序逻辑设计，要求如下：（12分）利用移位寄存器设计一个11101000的串行序列发生器，