cadence使用心得.doc

摘要： 本文写了写我自己的ORCAD使用心得。文中每一条每*一段都记录了这一段时间以来焚膏继晷、暑寒相接、痛苦并快乐的探索历程。今天用了一整天时间把此草 稿写完，也算是对自*己有个交待，且对后来人有所启示。不幸的是， 这些天茶余饭*后总为发表有ISBN标记的论文而发愁，没有太多心思弄别的*就写这么多吧。学术腐败，郁闷! 中国人的悲哀，诺贝尔的遗憾。*当前版本：*作者：秦宇飞*完成日期：年10月28日ORCAD使用心得我自2005年8月25号起，到2005年10月22日止，用CAPTURE和ALLEGR画板，增删数次，校审N回，终成两块电路板。郁闷与欢喜之余， 深感ORCAD功能强大，熟练使用真是享受呀。现将我的使用心得写出来，供大家参考。因网上已有许多介绍CAPTURE和ALLEGR操作的文章，这里就 不详述具体的操作步骤。 零、ORCAD的安装注意事项 ORCAD的安装涉及CADENCELICENSEMANAGER安装的问题。选择ALLEGRO程序里的CADENCELICENSE MANAGER，如果选择CAPTURE里的CADENCELICENSEMANAGER，会提示IKERNEL错误，这样CADENCE LICENSEMANAGER总也装不上去，程序也无法使用。我也弄不明白为什么CAPTURE和ALLEGRO里同样的CADENCE LICENSEMANAGER安装程序会有不同的结果。至于其它步骤请看程序中的破解文档吧。 一、 CAPTURE1、 CAPTURE版本选择CAPTURE建议使用10.0以上版本。因为9.0的撤消只有一次，用得很郁闷。此外CAPTURE10.0以上版本对ALLEGRO的支持更好。CAPTURE10.0以上版本增加了从网上原理图库中找元件封装的功能。虽然元件不是很多，但是比自己画方便了很多。我是在画完原理图之后才发现这个功能的，“超级郁闷”(童同学语)。操作：在原理图编辑窗口点右键，PLACEDATABASEPART再点ICA，然后搜索零件就行了。可以直接放到原理图。2、 命名（1）、元件编号一定不要重名，虽然文档里不同文件夹内的元件编号可以相同，但是这样会在DRC检测时出问题，所以最好不要这么做。（2）、CAPTURE的元件库中有两个“地”易弄混。虽然它们的符号不一样。一个叫GNDSIGNAL，另一个叫GND,这个要在使用中要注意。3、 元件封装（1）、元件封装的引脚不可重名。如GND，要命名为GND1，GND2。（2）、为了使原理图摆放更合理，使线交叉更少，经常要调整引脚位置。调整位置的时候建议不要更改库里的东东(如果库里的东东没有大问题)，只改放在原理图上的INSTANCE就行了。操作：在元件上点右键EDIT PART。(3)、也可以改库里的元件，但会使CACHE里的元件与库里的不一样，想让库里的元件刷新CACHE里的，或删掉CACHE里的，可进行如下操作。点CACHE里的元件，DESIGH-Replace Cache 或Update Cache.(4)、Cadence不允许符号 . / 而Protel可以，如AXIAL0.4在CAPTURE里要改为AXIAL04或其它名称。4、方向键使用CAPTURE的上下左右方向键可以控制鼠标每次移动一个栅格。合理使用方向键可以大大画图效率。例如要添加总线各分支的NET，可以点一次下键，再按一下鼠标左键。4、 模块的使用模块看起来很舒服的，它直观地表示了各个模块的连接。比只用NET表示要舒服得多，至少我这么认为。块的原理图可用多次，借用C+的概念，定义了块相当于定义一种数据类型，并未实例化，应用才算实例化。新建模块时，REFERENCE里写编号，只有一个Reference，Implementation Type里选Schematic View，Implementation name里写模块所放文件夹的名称，而不是模块文件名。如果一切正确，拖出模块之后，模块的端口会自动出现。根据原理图放置位置再调一下就可以了。5、 防止误连有时会不小心把某条线拖到其它地方，或者一不小心动了某个元件。这样就可能使这条线与其它线连在一起。所以一定要小心。否则会导出非计划的网表，会超级郁 闷的。有时觉得ALLEGRO设计的有道理，它的思路是选指令之后再进行具体操作。偶像肖博士说，ALLEGRO的这种程序更好编，我目前的VC水平还无 法理解，今晚要发奋学C了。6、 DRC检测DRC检测可以发现设计中的许多错误，强烈建议使用。7、 生成ALLEGRO专用网表在元件属性中，设置PCBFOOTPRINT为封装。封装名称要与ALLEGRO库中的名称对应。正确生成网表的条件：（1）、每个出现在原理图的元件都要有封装。如果此条件不满足，生成网表的过程就会出错。（2）、原理图的封装引脚要与ALLEGRO库中元件封装的引脚相一致。如果此条件不满足，则在ALLEGRO摆元件时，元件不会出现。导致这种现象还有另外一个原因。ALLEGRO库里没有这个封装，或者库的搜索路径没有设。ALLEGRO专用网表生成之后会放在当前的工程文件夹内，默认为.ALLEGRO。文件是pstxnet.dat、 pstchip.dat、 pstxprt.dat，对一般使用者意义不大。8、 CAPTURE和ALLEGRO联合使用要注意凡是ALLEGRO里出现的东东，在CAPTURE里一定要有。这样会避免ALLEGRO里出现未连的线。因为如果只在ALLEGRO里加元件而CAPTURE里没有元件，就不会有飞线显示。没有飞线易把这些后来加的导线忘掉。9、 其它CAPTURE非常好用，简单易学。祝大家使用顺利。ENJOY。 二、 ALLEGRO总述：与CAPTURE 相比，ALLEGRO要复杂一点。ALLEGRO的特点是灵活，它为用户提供了很大的发挥空间。用户可以设置电路板的很多细节。使用ALLEGRO生成 GERBER文件，再交给制板厂制板。从本质上讲，PCB软件的目的就是生成GERBER文件和钻孔文件，所以至于在GERBER之前用什么软件无所谓。 GERBER文件是按层组织的，制板厂制板也是按层来做板，所以出GERBER还是比较接近生产实际的。其实用PROTEL画完的板子交给制板厂之后也是 要出GERBER的。只不过PROTEL在中国大陆地区使用太多，制板厂为了方便用户就直接收PROTEL格式的文件了。有的光绘机可直接读PROTEL 格式文件。我觉得用ALLEGRO画完板子之后，最大的进步是把电路板当成一层一层看了。评价一个PCB软件的好坏，据偶像翟博士说是看这个软件拉线的水平怎样，偶像说的，一定有道理。沉思中。1、操作快速入门：(1)、ALLEGRO使用的是先发出指令再执行选择的方式。发出指令之后，要特别注意OPTION栏内的参数。如执行MOVE指令，在OPTION里可 以设置指令选项，在FIND一档里可以设置选择的对象，如设本次操作的对象为TEXT，或VIAS等。Find的最下面的一栏是Find by name，它支持通配符查找象。如果找不到某个元件的位置，可以用这个功能快速查找。Visibility里用于设置开关当前显示的层，但不是很全。 (2)、SLIDE命令拉完线之后，用于移动导线。它也可以一次SLIDE选择的所有导线。这是画板后期最常用的一个命令。(3)、MIRROR将元件从TOP层移动到BOTTOM层或移回来。(2)、显示某些元件的飞线。这个功能刚开始拉线的时候可以只看想看的元件飞线，你的眼前将出现一片红樱桃，绿芭蕉，特清楚。操作：Display-Show Rats-Components(2)、经常使用的快捷键。F9：全局显示，类似于AUTOCAD里的Z (空格)A(空格) ；F10：放大，相当于CAPTURE里的I；F11：缩小，相当于CAPTURE里的O；F12：更改对象属性。这里的属性不同于一般的属性概念。较常用的是FIXED，如果将些属性值设为TRUE，则此对象将被固定。Shift + F5: Measure测距；(3)、有特色的命令。A、 F3，OOPS：在一个操作中撤消一小步。例如删除指令是一个操作，在这个操作中删除了许多封装，若要撤消删除前一个封装的操作，使用OOPS指令，如果要撤消整个删除操作，就用撤消指令。B、 Tools-Utilities-Stoke Editor: 我最喜欢的一个工具。它完成的功能是按住右键在屏幕上画图形，如果图形和已经设好的图形类似，则执行预定的功能。这个功能很好玩。My favorite !C、 Z-COPY ：将属于某一层的对象移动到另一层，并且可以放大或者缩小。画板框的时候使用。如画好了OUTLINE，要把这个范围COPY到Route Keepin层，用这个指令，就不用再画一遍。(4)、Setup-Constrains设置DRC校验规则。这个DRC校验的功能很强大。Spacing rule set设置线线间距或线与焊盘间距等间距规则；Physical rule set 用于设置最小线宽等。2、 ALLEGRO中的文件(1)、文件名：*.dra: ALLEGRO绘图的图形文件，供编辑用，不可被ALLEGRO数据库调用。做一个封装、焊盘等都要有这种格式的文件； *.psm：封装文件，画好*.dra文件后，手动生成； (2)、库文件。最好建一个自己的库，将搜索路径指向那里。操作：Setup-User Preferences-PATH。元件的管理方式与PROTEL不一样，所有元件和焊盘都以单独的文件存储起来的。可以单独编辑。3、 ALLEGRO中的层ALLEGRO里的层太多，以前认为PROTEL中的层已经够多得了，见了ALLEGRO之后，顿觉PROTEL中层真是太稀少了。把思路拉到画PCB的目的中去，可以这样理解层：制板厂要什么层，PCB软件就生成什么层。其它层起到的只是辅助作用。以下几层是制板厂要的层：Silkscreen Top :Silkscreen Bottom :Top Layer .Second Layer.Bottom Layer :Soldermask Top :阻焊层顶层Soldermask Bottom : 阻焊层底层Pastemask Top :助焊层顶层。助焊层对于只做两块板的用户来说是用不着的，用户自己焊就行。这层用于批量生产。Pastemask Bottom :助焊层底层。Design*.drl：钻孔文件。正片，负片的使用：电源和地层一般设为负片，负片的数据量少。其它层要设为正片。 4、 焊盘焊盘的制作过程中也要注意层的设置。表贴的焊盘要加助焊层，通孔无此层 。在做焊盘的时候有可以设Silkscreen Top 、Silkscreen Bottom 、Soldermask Top、 Soldermask Bottom的大小 ，但实际上只需要设TOP就行了，BOTTOM层是不需要设置的。使用过程中将位于顶层的封装MIRROR到底层之后 ，相关层的焊盘设置也自动移动到底层来了。故做焊盘的时候，所有有关BOTTOM层的设置留空就行了。 各层的大小要特别注意：Drill Diameter是指实际钻孔的大小。因制板过程中，孔的内壁要镀铜加锡，所以实际用的钻头可能要稍大一点。Regular Pad 指正常的焊盘大小；Thermal Relief 指热焊盘大小；热焊盘是与大片地，电源相连的焊盘形状。铺地层之后把Drawing Option-Display-Thermal Pads勾上就可以看到热焊盘了，这是检查热焊盘的的最好的方法。若显示细十字，则表示热焊盘有问题，要重新检查热焊盘的设置。热焊盘要自己做。方法和做封装一样。Anti Pad ： 与大片地、电源不连时，孔的大小。这个数值一定不可以设小了，小了就要和地、电源连在一起了。一般情况下，Thermal Relief、Anti Pad的数值要一样大。VIA推荐的数值是比Regular Pad大20MIL，Regular Pad比Drill Diameter大20MIL。此外，在一个板子上的通孔的大小最好一样，因为这样会使制板厂钻孔方便。钻孔机不用来回换钻头，省电，保护环境。另外的原因是钻孔机一般都进口的，换一个角度想，那是中国人用山药，鞋垫，红薯换来的：) 5、 封装封装可以向导快速生成。很方便的，没什么好说的。也可以自己做。自己做完之后要加一个REFDES，否则软件提示有问题。操作：Layout-Labels-Refdes。做封装的时候要注意引脚的顺序，有些芯片的引脚顺序是不规则的，例如一些PROM芯片。ALLEGRO库里的部分封装的焊盘偏很小，做出来的东东根本不能用(我做的第一个板子就死在这里了)，如CAP200等。ALLEGRO的元件库很少，没法和CAPTURE相提并论。可能是因为芯片封装技术发展太快了。6、 板框的设置ALLEGRO中板框要单独制作。制作的时候要加三个层，Package Keepin,Route Keepin及Outline。特别要注意的是板框的外形要设计为圆弧的，这样做好板之后不至于划手，对生产工人、对自己都有好处。7、 自动布线ALLEGRO的自动布线还是不错的。如果有一部分很好走的线，可以不用手动拉了，用自动布线功能和手拉出来的效果差不多。自动拉完之后改改就行了。 8、 布线后的检查检查时，可以用高亮功能查看VCC，GND是否全部相连。9、 出GERBER的步骤GERBER有多种格式，其中有RS-274-D(包含GERBER6x00、GERBER4x00)和RS-274-X(需要做FLASH)。RS-274-D需要镜头描述档(D码文件)。RS-274-X不需要D码表，其文件格式已包含D码一类的信息。(1)、GERBER文件一般包含如下几部分A、 印层(silkt.art、silkb.art) ；PACKAGE GEOMETRY/SILKSCREENTOP; BOARD GEOMETRY/SILKSCREENTOP; USER PART NUMBER/SILKSCREENTOP; COMPONENT VALUE/SILKSCREENTOP;PACKAGE GEOMETRY/PIN_NUMBER;REF DES/SILKSCREEN;(原则是把想印上放上去)B、 布线各层(top.art、bottom.art)；BOARD GEMOETRY/OUTLINE; ETCH/TOP; PIN/TOP;VIA CALSS/TOP;C、 电源、地层(vcc.art、gnd.art)；ANTI ETCH/GND（274D格式一定要有的层）; ETCH/TOP;PIN/TOP; VIA CALSS/TOP;D、 阻焊层(soldermaskt.art、soldermaskb.art)；VIA CALSS/SOLDERMASK_TOP；PIN/SOLDERMASK_TOP； D、助焊层(pastemaskt.art、pastemaskb.art)；E、 钻孔文件(Design*.drl);由钻孔命令产