光盘技术05-1.doc

1.6.1 波形整形器 整形器就是把重放得到的棱形信号转换为“1”“0”形式的数字信号用的检出器，其检出方式大致分为阈值检出法与差分检出法（相对值检出法），阈值检出法中又有振幅检出法和峰值检出法。（1） 振幅检出法这种方式是根据重放信号的振幅是否超过某一阈值级别来判别“0”与“1”，其电路非常简单，在使用不含直流成分的调制方式的情况下很有效。其原理如图1.238所示。在重放信号中，因盘片反射率的变动，聚焦偏移，射束偏离磁道中心等原因，会出现低频成分变动。为了除去这种变动，将重放信号经高频通过滤波器进行交流结合后输入0交叉检出电路。0交叉检出电路用于判别模拟输入信号振幅的正负，将其变换为“1”与“0”的数字信号。在这种方式下，即使使用不含直流成分的调制方式，在交流结合后的信号中有时也会残留一些低频偏差（支流偏差）。通常采用图1.239所示的将推出脉冲的平均电压进行反馈的方式进行修正。为了理解这一原理，下面将比较两个输入大小的比较器中的反馈输入切断后看一下。设在交流结合输出b中出现了含有直流偏差电压的正弦波，则检出脉冲c中的占空比（一个脉冲周期中“1”与“0”的比率duty）不到50%。因此低通滤波器的平均输出电压不等于检出脉冲峰值的二分之一。因此若设定模拟减法电路的增益使误差部分等于前面的直流偏差电压，就可以除去交流结合输出中的直流偏差。（2） 峰值检出法这种方式采用的方法是检出重放信号的峰值位置，将其判别为“1”。对于采用（2，7）调制方式中的符号间调制的整形器，这种方法是有效的。其原理如图1.240所示，将利用低通滤波器LPF除去高频噪音的重放信号A微分，所得的信号B输入0交叉检测电路得到检出脉冲C,这个脉冲信号的上升沿判别为“1”。（3） 差分检出法这种方式如1.5节的“4/15调制”中所述，为了从一个分组（4/15调制时为15位）中检测出预先规定的“1”的个数（4/15调制时是4个），就将信号按信号振幅的大小顺序排列，将高位预定的个数判别为“1”，这种方式抗反射率变动强，但电路复杂。1.6.2 符号间干涉与波形平衡器（1） 符号间干涉 根据物镜的OTF，存储材料的响应特性可以很容易地将光盘的记录重放系统看作是一种低通滤波器。要提高记录密度，就要设法在记录重放系统的频域上限附近工作，但这样作，在读取相邻符号时，各重放波形容易产生干涉从而产生读出误差，这种现象称为符号间干涉（intersymbol interference）。下面将记录重放系统看作理想的低通滤波器（ideal low pass filter）来分析一下符号间干涉情况。理想的低通滤波器就是图1.241中显示的传递函数中的和满足式（1-252）。 当时，(定数)；当时， （1-252） （：定数）图1.242显示了理想低通滤波器对脉冲宽度为T的方波脉冲的响应情况。根据滤波器的相位特性可知，输出中有的时间迟延，不能完全再现方波脉冲。输出波形根据滤波器的遮断频率和脉冲宽度的关系而变化，脉冲宽度一定时，频域宽变化时的输出波形如图1.243。由图可知，比窄时，输出信号的振幅急剧减少，同时，频域越窄输出脉冲的宽度越宽。如图1.244所示，将NRZ的1010连续脉冲输入频域窄的滤波器中，则输出脉冲中会产生波形干涉，当然也就不能正确地重放信息。这种现象就是符号间干涉。根据上述现象可以推测当频域一定而脉冲宽度变窄或输入脉冲频率变高同样也易产生符号间干涉，换句话说，就是盘片上的符号长与符号间隔重复最短时，就容易产生符号间干涉。符号间干涉不仅与频域不足有关，而且与记录重放系统的非线形引起的波形变形有关。（2） 符号间干涉为0的条件 观察一下单一脉冲重放波形就可以了解不产生符号间干涉的情况。在图1.245中，若在其他脉冲的重放位置上输出为0就不会产生符号间干涉。 重放波形的符号间干涉为0的条件如式（1-253）所示。这个条件用角频域表示，如式（1-254）所示， （1-253） （1-254） 即符号间干涉为0的条件是当将在的角频宽中分割后叠加所得的结果在范围内时，显示出理想低通滤波特性，满足（1-254）式的条件且传递频域最窄的波形，在遮断角频率为时，呈现图1.241的理想低通滤波特性，用时间轴表示这种滤波特性可知，波形在 （1-255） 的间隔上为0，这个间隔称为Nyquist间隔（Nyquist interval）,称为Nyquist frequency.(Nyquist频率)，可由式（1-256）表示， （1-256）当然当与的关系为时，符号间干涉不可能为0。当时，满足（1-254）式的符号间干涉为0的有式（1-257）所示的称之为余弦下降特性的函数（cosine roll-off）。 （1-257）在这个式子中，假设直线相位特性，而只表示振幅，其中称之为roll-off率（roll-off rate），=0时就是理想的低通滤波特性。式（1-257）的时间轴表现即脉冲响应由式（1-258）表示， （1-258） 满足符号间干涉为0条件的余弦下降特性及其脉冲响应波形如图1.246所示。从图可知，符号间干涉为0的条件是在或时的振幅为1/2（-6dB）。特性曲线相对于点A(，/T=0.5)对称。由图1.246（b）可知，roll-off率越大，脉冲越宽，在其它符号的重放位置上的振幅越小。防止符号间干涉的方法是使用波形平衡器（wave form equalizer）。不过当光检取器的检出脉冲信号通过某一电路时得到的输出是具有图1.246所示的脉冲响应或频率特性的波形，则这个电路就具有波形平衡器的作用。换句话说，就是应选择使盘片上检出的信号有图1.246所示的特性的电路作为波形平衡器。理想低通滤波特性除在实现上存在问题外，还有一个问题就是当因某种原因使得符号重放位置发生偏差时，在处的符号间干涉将会变的非常大，而对余弦下降特性来说在平衡器的频率特性的设计上有一定的自由度。由式（1-258）可知与理想低通滤波特性的相比，脉冲响应是按的比例衰减，所以受时间变动的影响小。从平衡器的制作简单方面考虑，通常选择roll-off率。 (3)无符号间干涉的光学系统应具备的条件按1.2.4节介绍，物镜的OTF如图1.247所示，光学系统整体的频率特性也可作同样考虑。因此，使用具有上述频率特性的光检取器为消除符号间干涉通过平衡器，获得重放波形时，选择roll-off率接近1的重放波形，可以较容易地设计平衡器。设盘片上的符号的空间频率(：最短符号长，：最短记录波长)，盘片旋转线速度为，则重放频率如式（1-259）所示， （1-259）与Nyquist频率大致对应，所以若设计平衡器，使重放波形的roll-off率，则如式（1-260）所示， （1-260）可得关系 （1-261）即若选择物镜的接近激光光源的波长与记录最短波长之比，就可以减少符号间干涉。不过如图1.247所示，因为实际的光学截止（cut-off）频率会因焦点偏移等各种原因而下降，所以实际的必须更高一些。（4） 波形平衡器 波形平衡器中，具有代表性的是具有横向滤波（transversal filter）的波形平衡器，其结构如图1.248所示。其原理是从每隔一个脉冲输出时间间隔都有一个分支的延迟电路的每一个分支中取出信号，并乘以各自的权重系数,加以合成后得到输出信号。设这种平衡器输入的单脉冲为，权重系数为，则输出由式（1-262）表示， （1-262）设符号重放位置上的值，则可由式（1-263）表示, （1-263） 时为主脉冲，其余的响应为符号间干涉，因此为了消除符号间干涉，也就是为了进行波形平衡，应使式（1-264）表示的绝对值之和及平方和最小。 （1-264）图1.249中显示了使用了2个延迟电路的最简单的波形平衡器及其工作原理。这种平衡器称为余弦平衡器，适当选择衰减器的衰减系数，延迟时间(有时是以外的），就可以使输入波形尖锐化，消除符号间干涉。图1.249的输出由式（1-265）表示， （1-265）平衡器在角频域中的传递函数由式（1-266）表示， （1-266）如图1.250所示，其振幅特性具有余弦特性。设，则由NRZ记录的信号的最大记录频率为，所以高频信号的增益增大，低频信号的增益减小，波形平衡器具有强调高频信号的作用。 图1.251显示了另一种平衡器，他采用2级微分电路使输入波形尖锐化。由图可知，第一级电路使输入波形的后沿锐化，第二个电路使前沿锐化。综上所述，选择波形平衡器的必要特性时应尽量满足使光检取器输出的重放波形即平衡器的输入波形与不产生符号间干涉的输出波形之间满足式（1-267）的关系。 (1-267)因为不产生符号间干涉的输出波形可以任意选择，所以应尽量选择使波形平衡电路易于实现的。1.6.3同步信号发生器为了识别整形后的检出脉冲的符号是“1”还是“0”，需要在每个记录符号的基本周期产生同步信号。PLL电路就是产生同步信号的电路。电压控制发生器VCO（Voltage Controlled Osillator）是产生同步信号的时钟发生器，其时钟振荡相位与整形器输出的信号进行比较，以便控制两者的相位一致。VCO的输出被控制为检出窗口宽度与记录符号的基本周期相等的脉冲信号，并提供给判别器。如果在这个时候重放输出中断，VCO的振荡相位就会偏移。所以若无信号时间连续达到某种程度以上就会产生同步偏差。（1） PLL的结构与功能 同步信号发生器用的PLL应具有以下特性。输出脉冲一开始输入应迅速使VCO输出与输出脉冲同步。能如实跟踪因盘片旋转变动所产生的检出脉冲的相位变化。减缓同步时PLL的响应速度，尽可能不影响位的jitter。当因盘片的重大缺陷导致重放信号长时间丢失时VCO的振荡频率，（自由振荡频率）返回中心值。 PLL为了使电路内振荡器的频率与相位与输入信号的频率与相位同步，具有对输入信号与振荡器的相位差进行反馈控制的功能，其电路结构如图1.252所示。当没有输入信号时，VCO按自由振荡频率进行振荡。 一旦输入信号，相位比较器就检测输入信号与VCO输出信号的相位差，产生与两个输入的相位差和频率差有关的误差电压。用LPF提取误差电压中的低频部分，作为VCO的控制电压。控制电压控制VCO，减小输入频率与VCO之差，当输入频率与自由振荡频率十分接近时，PLL使VCO与输入频率同步，这种同步状态称为“正在同步（锁定lock）”，在锁定状态下VCO的频率与输入频率一致，但2个频率具有一定的相位差，这是因为VCO的频率从转换到输入频率时需要有误差电压，所以相位差不能为零。 输入频率比自由振荡频率高且未同步时，先将向方向慢慢下降，就会遇到同步频率，再将慢慢降低就会遇到失去同步的频率。相反当比低且未同步时，将缓慢上升，同样也会遇到同步频率和失去同步频率，其关系如图1.253所示。图中纵轴是VCO的控制电压， （1-268） 由式（1-268）定义的称为捕获界限（Capture range）， （1-269） 由式（1-269）定义的称为锁定界限（Lock range）。（2） PLL的特性 （）传递特性 设输入信号的相位为，VCO输出的相位为，LPF的传递函数为，则相位比较器的输出与与的差成正比可由式（1-270）表示， （1-270）用LPF除去中的杂音和高频成分就得到了VCO的控制电压。VCO的频率受控制，由产生的变化可由式（1-271）表示， （1-271）因为频率是相位对时间的微分，所以，因此可由式（1-272）表示， （1-272）VCO的相位与控制电压的积分成正比。开环传递函数由式（1-273）表示， （1-273） （）PLL的传递函数可由式（1-274）表示， （1-274）称为PLL的环路传递函数。 LPF不仅能除去高频成分与噪音，而且与捕获界限也直接有关。设LPF使用了图1.254所示的有源RC滤波器，则其传递函数如式（1-275）所示， （1-275） （）因此使用这种滤波器时的开环传递函数及环路（闭环）传递函数各如式（1-276）（1-277）所示， （1-276） （1-277） 当时的如图1.255所示。 （）过渡响应特性 相位阶跃响应：对图1.252的输入信号施加阶跃状的相位变化，此时的相位误差响应由式（1-278）所示。若使用图1.254所示的LPF将式（1-277）代入式（1-278）可求得过渡响应，如式（1-279）所示。时称为减振不足，称为过减振，称为临界减振，其响应情况如图1.256所示。 频率阶跃响应：求得输入为时，相位比较器的响应，即可求得对输入信号施加阶跃状频率变化时的相位误差响应。同样使用图1.254所示的LPF时的如式（1-280）所示，其响应如图1.257所示。 稳态相位误差：设输入信号，则当角频差为时的稳态相位误差 如式（1-281）所示， （1-281） 若使用图1.254所示的LPF，则 （1-282） 输入信号角频率除了的偏差外，每单位时间还以的比例呈线形变化，因为，所以若使用同样的LPF，则此时的跟踪相位误差可由式（1-283）表示， （1-283） 锁定界限：为了维持对角频率差的同步，需要可改变VCO频率的控制电压，因此应根据VCO的频率最大能变化到多少来决定锁定界限。 设相位比较的最大输出电压为，包含VCO的频率调制灵敏度的环路直流增益为，则锁定界限由式（1-284）表示， （1-284） 以上研究了PLL的特性，因此在设计PLL时，应利用这些特性确定能准确地对盘片的旋转变动进行同步的过渡响应特性和稳态误差，以及不跟踪数据位的jitter所需的频域和过渡响应特性。另外为了提高同步速度（即加速进入捕获界限）或为了在输入信号失落时使LPF的输出电压维持在能使VCO以自由振荡频率振荡的水平，都需要在工作方式上进行进一步的研究。（3） 数字PLL （）数字形式的相位比较器：在光盘中使用在直线动作范围内相位比较特性较宽的数字形式的相位比较器，这种相位比较器由数字电路构成，输入信号、由VCO发出的反馈信号、及输出信号均为脉冲波形，因此在电路中加入了将脉冲波形变换为电压信号的(Charge Pump：CP)电路，如图1.258所示。 代表性的有异或型（Exclusive-OR：EX-OR）相位比较器和边缘控制式双稳态触发器型（Edge Controlled Flip-Flop：EC-F/F）相位比较器。图1.259显示的是EX-OR型相位比较器，从它的工作波形可知，这种相位比较器具有三角形的相位比较特性，若输入信号的占空比不是50%就会出现误差。 图1.260绘出的是EC-F/F型相位比较器，用输入信号的下降沿使输出为“0”，用反馈信号的下降沿使输出为“1”，其结果是相位比较器具有锯齿波状的比较特性，其优点在于信号的占空比不到50%也可以。 图1.259（c）与图1.260（c）显示了相位误差为“0”时（）的状态。时，相位比较器输出占空比为50%的脉冲。2个输入脉冲之间的最大相位误差，EX-OR型为，EC-F/F型为。 （）完全数字化PLL：将所有电路数字化，易于实现大规模集成电路（Large Scale Integrated circuit：LSI）。因此全部数字化的PLL就是为了达此目的（Digital PLL：DPLL）,DPLL有以下优点： （a）不受输入信号的电压振幅变动的影响。 （b）因为不使用模拟VCO，所以可以减轻自由振荡频率相对于温度和电源变化而产生的变化。 （c）可以从外部（微处理器等）设定PLL的频域宽度和自由振荡频率。 DPLL的基本结构：如图1.261所示DPLL由相位比较器、环路滤波器、数字VCO、分频器四大部件成。 相位比较器使用前面已介绍过的EX-OR型或EC-F/F型，输出相位误差信号。环路滤波器由升序计数器和降序计数器构成。由“升或降选择”输入信号选择，由环路滤波器用时钟信号控制哪个计数器工作。信号接在相位比较器的输出上，当相位差为0时，占空比为50%的信号输入，因此升序计数器和降序计数器被交替选择，通过时钟脉冲进行增量或减量。当相位差达到最大误差时（相位误差边界），因为的输入只会是“1”或“0”所以只能是升序或降序计数器单方面工作。 升序计数器输出进位CA，降序计数器输出借位BO，环路滤波器对进位输出脉冲作加法，对借位输出脉冲作减法，最后得到总的输出脉冲总数。当相位差为0时，输出脉冲总数为0。当达到相位误差边界时，则输出脉冲总数为时钟脉冲使升序或降序计数器计数的进位或借位次数。也就是说，相位比较器的输出显示了使升序计数器和降序计数器工作的比率。 数字VCO的结构使得，每当环路滤波器的进位输出脉冲向增量输入INCR输入了一个脉冲，VCO输出的固定的脉冲周期中就产生一个具有1/2周期的脉冲，即增加每单位时间中产生的脉冲数，如图1.262所示。相反，每当环路滤波器的借位输出脉冲向减量输入DECR输入一个脉冲，就会在VCO输出中减去1/2周期，结果使产生的脉冲数减少，即VCO根据输入（INCR或DECR）的状态改变输出振荡次数。当两个输入端均无脉冲输入时，VCO输出周期为VCO用时钟脉冲的1/2周期的脉冲序列。DPLL的工作是以时钟脉冲为基准的，因为VCO输出的频率与相位是不连续的，所以使用分频器使其平滑化。 DPLL的传递函数：设图1.261中，环路滤波器的输出频率为，数字VCO的输出频率为，则、可由式（1-285）（1-286）表示， （1-285） （1-286） 分频器的输出频率可由式（1-287）表示， （1-287） 因为在锁定界限的边界，即相位差边界上，所以锁定界限可由式（1-288）表示， （1-288） 设DPLL处于锁定（同步）状态时，此时两个信号之间的相位误差为，根据式（1-287）可得式（1-289）， （1-289） 根据式（1-289）可知当输入信号的频率等于自由振荡频率时，PLL锁定时的相位差为0。 DPLL在锁定时可以作为线性系统处理，此时可认为DPLL的计数器起了积分器的作用。 在式（1-287）中设从自由振