计算机组成原理计算题.doc

为什么外围设备要通过接口与CPU相连？接口有哪些功能？（6分）答：外围设备要通过接口与CPU相连的原因主要有： （1）一台机器通常配有多台外设，它们各自有其设备号（地址），通过接口可实现对设备的选择。 （2）I/O设备种类繁多，速度不一，与 CPU速度相差可能很大，通过接口可实现数据缓冲，达到速度匹配。 （3）I/O设备可能串行传送数据，而CPU一般并行传送，通过接口可实现数据串并格式转换。 （4）I/O设备的入/出电平可能与CPU的入/出电平不同，通过接口可实现电平转换。 （5）CPU启动I/O设备工作，要向外设发各种控制信号，通过接口可传送控制命令。 （6）I/O设备需将其工作状况（“忙”、“就绪”、“错误”、“中断请求”等）及时报告CPU，通过接口可监视设备的工作状态，并保存状态信息，供CPU查询。 可见归纳起来，接口应具有选址的功能、传送命令的功能、反映设备状态的功能以及传送数据的功能（包括缓冲、数据格式及电平的转换）。六、问答题（共15分）1设CPU中各部件及其相互连接关系如下图所示。图中W是写控制标志，R是读控制标志，R1和R2是暂存器。（8分）（1）假设要求在取指周期由ALU完成 (PC) + 1PC的操作（即ALU可以对它的一个源操作数完成加1的运算）。要求以最少的节拍写出取指周期全部微操作命令及节拍安排。答：由于 (PC) + 1PC需由ALU完成，因此PC的值可作为ALU的一个源操作数，靠控制ALU做1运算得到 (PC) + 1，结果送至与ALU输出端相连的R2，然后再送至PC。此题的关键是要考虑总线冲突的问题，故取指周期的微操作命令及节拍安排如下：T0 PCMAR，1RT1 M(MAR)MDR，(PC) + 1R2T2 MDRIR，OP(IR)微操作命令形成部件T3 R2PC（2）写出指令ADD # （#为立即寻址特征，隐含的操作数在ACC中）在执行阶段所需的微操作命令及节拍安排。答：立即寻址的加法指令执行周期的微操作命令及节拍安排如下：T0 Ad(IR)R1 ；立即数R1T1 (R1) + (ACC)R2 ；ACC通过总线送ALUT2 R2ACC ；结果ACC2DMA接口主要由哪些部件组成？在数据交换过程中它应完成哪些功能？画出DMA工作过程的流程图（不包括预处理和后处理）答：DMA接口主要由数据缓冲寄存器、主存地址计数器、字计数器、设备地址寄存器、中断机构和DMA控制逻辑等组成。在数据交换过程中，DMA接口的功能有：（1）向CPU提出总线请求信号；（2）当CPU发出总线响应信号后，接管对总线的控制；（3）向存储器发地址信号（并能自动修改地址指针）；（4）向存储器发读/写等控制信号，进行数据传送；（5）修改字计数器，并根据传送字数，判断DMA传送是否结束；（6）发DMA结束信号，向CPU申请程序中断，报告一组数据传送完毕。DMA工作过程流程如图所示。七、设计题（10分）设CPU共有16根地址线，8根数据线，并用作访存控制信号（低电平有效），用作读写控制信号（高电平为读，低电平为写）。现有下列芯片及各种门电路（门电路自定），如图所示。画出CPU与存储器的连接图，要求：（1）存储芯片地址空间分配为：最大4K地址空间为系统程序区，相邻的4K地址空间为系统程序工作区，最小16K地址空间为用户程序区；（2）指出选用的存储芯片类型及数量；（3）详细画出片选逻辑。（1）主存地址空间分配：6000H67FFH为系统程序区；6800H6BFFH为用户程序区。答：（1）主存地址空间分配。（2分） A15 A11 A7 A0最大4K 2K8位ROM 2片相邻4K 4K4位RAM 2片最小16K 8K8位RAM 2片（2）合理选用上述存储芯片，说明各选几片？2）根据主存地址空间分配最大4K地址空间为系统程序区，选用2片2K8位ROM芯片；（1分）相邻的4K地址空间为系统程序工作区，选用2片4K4位RAM芯片；（1分）最小16K地址空间为用户程序区，选用2片8K8位RAM芯片。（1分）（3）详细画出存储芯片的片选逻辑图。4（5分）答：（1） 根据IR和MDR均为16位，且采用单字长指令，得出指令字长16位。根据105种操作，取操作码7位。因允许直接寻址和间接寻址，且有变址寄存器和基址寄存器，因此取2位寻址特征，能反映四种寻址方式。最后得指令格式为：727OPMAD其中 OP 操作码，可完成105种操作；M 寻址特征，可反映四种寻址方式；AD形式地址。这种格式指令可直接寻址27 = 128，一次间址的寻址范围是216 = 65536。（2） 双字长指令格式如下：727OPMAD1AD2其中 OP、M的含义同上；AD1AD2为23位形式地址。这种格式指令可直接寻址的范围为223 = 8M。（3） 容量为8MB的存储器，MDR为16位，即对应4M16位的存储器。可采用双字长指令，直接访问4M存储空间，此时MAR取22位；也可采用单字长指令，但RX和RB取22位，用变址或基址寻址访问4M存储空间。六、 （共15分）问答题1（8分）答：（1）由于 (PC) + 1PC需由ALU完成，因此PC的值可作为ALU的一个源操作数，靠控制ALU做1运算得到 (PC) + 1，结果送至与ALU输出端相连的R2，然后再送至PC。此题的关键是要考虑总线冲突的问题，故取指周期的微操作命令及节拍安排如下：T0 PCMAR，1RT1 M(MAR)MDR，(PC) + 1R2T2 MDRIR，OP(IR)微操作命令形成部件T3 R2PC（2）立即寻址的加法指令执行周期的微操作命令及节拍安排如下：T0 Ad(IR)R1 ；立即数R1T1 (R1) + (ACC)R2 ；ACC通过总线送ALUT2 R2ACC ；结果ACC2（7分）答：DMA接口主要由数据缓冲寄存器、主存地址计数器、字计数器、设备地址寄存器、中断机构和DMA控制逻辑等组成。在数据交换过程中，DMA接口的功能有：（1）向CPU提出总线请求信号；（2）当CPU发出总线响应信号后，接管对总线的控制；（3）向存储器发地址信号（并能自动修改地址指针）；（4）向存储器发读/写等控制信号，进行数据传送；（5）修改字计数器，并根据传送字数，判断DMA传送是否结束；（6）发DMA结束信号，向CPU申请程序中断，报告一组数据传送完毕。DMA工作过程流程如图所示。 5、假设CPU执行某段程序时，共访问Cache命中2000次，访问主存50次。已知Cache的存取周期为50ns，主存的存取周期为200ns。求Cache-主存系统的命中率，效率和平均访问时间。（1）Cache的命中率为：2000/（2000+50）0.97（2）由题可知，访问主存时间是访问Cache时间的4倍（200/50=4）设访问Cache的时间为t，访问主存的时间为4t，Cache-主存系统的访问效率为e，则：e=访问Cache的时间/平均访问时间*100=t/0.97*t+(1-0.97)*4t*100%=91.7%（3）平均访问时间为：50ns*0.97+200ns*(1-0.97)=54.5ns假设主存容量为512KB，Cache容量为4KB，每个字块为16个字，每个字32位。Cache地址有多少位？可容纳多少块？主存地址有多少位？可容纳多少块？在直接映射方式下，主存的第几块映射到Cache中的第5块（设起始字块为第1块）？画出直接映射方式下主存地址字段中各段的位数（1）根据Cache容量为4KB（212=4K）,Cache地址为12位。由于每个字32位，则Cache共有4KB/4B=1K字。因每个字块16个字，故Cache中有1K/16=64块。（2）根据主存容量为512KB（219=512K）,主存地址为19位。由于每个字32位，则主存共有512KB/4B=128K字。因每个字块16个字，故主存中共128K/16=8192块。（3）在直接映射方式下，由于Cache共有64块，主存共有8192块，因此主存的5，64+5，2*64+5，213-64+5块能映射到Cache的第5块主存字块标记（7位）缓存字块地址（6位）字块内地址（6位）设某机主存容量为16MB，Cache的容量为8KB。每字块有8个字，每字32位。设计一个四路组相联映射的Cache组织。画出主存地址字段中各段的位数。设Cache初态为空，CPU依次从主存第0，1，2，99号单元读出100个字（主存一次读出一个字），并重复此次序读10次，问命中率是多少？设Cache的速度是主存速度的5倍，试问有Cache和无Cache相比，速度提高多少倍？系统的效率为多少？由于每个字块中有8个字，而且初态Cache为空，因此CPU读第0号单元时，未命中，必须访问主存，同时将该字所在的主存块调入Cache第0组中的任一块内，接着CPU读17号单元时均命中。同理，CPU读第8，16，96号单元时均未命中。可见CPU在连续读100个字中共有13次未命中，而后9次循环读100个字全部命中，命中率为：（100*10-13）/（100*10）0.987设主存存取周期为5t，Cache的存取周期为t，没有Cache的访问时间为5t*1000，有Cache的访问时间为t（1000-13）+5t*13，则有Cache和没有Cache相比，速度提高的倍数为（5t*1000）/t*(1000-13)+5t*13-1=3.75根据命中率0.987，主存的存取周期为5t，Cache的存取周期为t，得系统的效率为t/0.987*t+(1-0.987)*5t*100%=95%6、设某计算机的CPU主频（时钟信号的频率即为CPU主频）为8MHz，每个机器周期平均含有2个时钟周期，每条指令的指令周期平均有2.5个机器周期，试问该机的平均指令执行速度为多少MIPS（每秒执行百万条指令数）?因为主频为8MHz所以时钟周期为1/8=0.125us又因为每个机器周期平均含2个时钟周期所以机器周期为0.125*2=0.25us而每条指令周期平均有2.5个机器周期所以指令周期为0.25*2.5=0.625us平均指令执行速度为1/0.625=1.6MIPS若CPU主频不变，但每个机器周期平均含4个时钟周期，每条指令的指令周期平均有5个机器周期，则该机的平均指令执行速度又是多少MIPS？指令周期为0.125*4*5=2.5us所以平均指令执行速度为1/2.5=0.4MIPS结论：机器的运行速度并不完全取决于主频，它还和其他很多因素有关。1. 机器数字长为8位（含1位符号位），当X= -127 （十进制）时，其对应的二进制表示，(X)原表示，(X)反表示，(X)补表示，(X)移表示分别是多少？二进制表示为 -01111111 X原 = 11111111 X反 = 10000000 X补 = 10000001 X移 = 000000012. 已知x=0.1011,y=-0.0101,求x+y=?,x-y=?x补=00.1011 x补=00.1011 +y补=11.1011 +-y补=00.010100.0110 01.0000 x+y=+0.0110 x-y产生溢出3. 用16k8位的SRAM芯片构成64K16位的存储器，要求画出该存储器的组成逻辑框图。存储器容量为64K16位，其地址线为16位（A15A0），数据线也是16位（D15D0）SRAM芯片容量为16K8位，其地址线为14位，数据线为8位，因此组成存储器时须字位同时扩展。字扩展采用2 ：4译码器，以16K为一个模块，共4个模块。位扩展采用两片串接。4. 提高存储器速度可采用哪些措施，请说出至少五种措施。措施有：采用高速器件，采用cache （高速缓冲存储器），采用多体交叉存储器，采用双端口存储器，加长存储器的字长。5. 若机器字长36位，采用三地址格式访存指令，共完成54种操作，操作数可在1K地址范围内寻找，画出该机器的指令格式。6. 操作码需用6位，操作数地址码需用10位。格式如下 6 10 10 10OPD1 D2 D3OP:操作码6位D1 ：第一操作数地址，10位D2 ：第二操作数地址，10位D3 ：第三操作数地址，10位7. 举例说明存储器堆栈的原理及入栈、出栈的过程。所谓存储器堆栈，是把存储器的一部分用作堆栈区，用SP表示堆栈指示器，MSP表示堆栈指示器指定的存储器的单元，A表示通用寄存器。入栈操作可描述为（A）MSP,(SP-1)SP出栈操作可描述为（SP+1）SP,(MSP)A8. 试画出三总线系统的结构图。 设CPU共有16根地址线，8根数据线，并用作访存控制信号（低电平有效）用作读写控制信号（高电平为读，低电平为写）。现有下列存储芯片：1K4位RAM，4K8位RAM，2K8位ROM，以及74138译码器和各种门电路，如图所示。画出CPU与存储器连接图，要求：（1）主存地址空间分配：A000HA7FFH为系统程序区；A800HAFFFH为用户程序区。（2）合理选用上述存储芯片，说明各选几片，并写出每片存储芯片的二进制地址范围。（3）详细画出存储芯片的片选逻辑。（1）（5分）（2）（5分）ACCMQALUXIRMDRPCMAR3232323232321616（3）（5分）T0PCMAR1RT1M(MAR)MDR(PC)+1PCT2MDRIROP(IR)IDT0Ad(IR)MAR1RT1M(MAR)MDRT2(AC)+(MDR)AC(4)（5分）取指Ad(CMDR)CMAROP(IR)微地址形成部件CMAR执行Ad(CMDR)CMAR七、设计题（共10分）（1） 根据主存地址空间分配为：（2分）A15 A11 A7 A3 A02K8位ROM 1片1K4位RAM 2片1K4位RAM 2片（2）选出所用芯片类型及数量对应A000HA7FFH系统程序区，选用一片2K8位ROM芯片；（1分）对应A800HAFFFH用户程序区，选用4片1K4位RAM芯片。（1分）（3）CPU与存储芯片的连接图如图所示（6分）若某计算机的主频为800MHz，每个CPU周期平均包含4个主频周期，每个指令周期平均有3个CPU周期，问：（1）该机平均指令的执行速度为多少MIPS（百万条指令每秒）？（2）若主频提高到1000MHz，每个CPU周期平均包含2个主频周期，采用流水线方式，每个指令周期平均为1.2个CPU周期，则平均指令的执行速度又是多少MIPS？答案: 解：（1）因为机器主频为f800MHz，所以主频周期T1/(800106) 0.00125(s)，每个CPU周期平均包含4个主频周期，所以CPU周期 TCPU4 T40.00125(s)0.005(s)指令周期 T指令3 TCPU30.0050.015 (s)则指令的执行速度V11/ T指令1/0.015 (s) 66.7 (MIPS)（或800（43）=66.7 (MIPS) ）（2） 1000（21.2）=416.7 (MIPS)设机器字长为8位（运算时为9位），已知二进制数X101101，Y100110，试用双符号位补码求XY和XY的值，要求写出计算机中的运算步骤，并指出是否有溢出。答案: X补=111010011 Y补=000100110 -Y补=111011010 X补 111010011+ Y补 000100110 111111001 （无溢出） X补=111010011+ -Y补=111011010 110101101所以 X+Y补=111111001 X+Y=-000111 X-Y补=110101101 X-Y=-1010011一个32位的微处理器，它有16位外部数据总线，总线的时钟频率是40MHz，假定一个总线事务的最短周期是4个时钟周期，问这个处理器的最大数据传输率是多少？如果将数据总线的宽度扩展为32位，那么处理器的最大数据传输率提高到多少？这种措施与加倍外部总线时钟频率的措施相比，哪种更好？一种单地址指令格式如下所示，其中I为间接特征，X为寻址模式，D为形式地址。I，X，D组成该指令的操作数有效地址E。设R1为变址寄存器，R2为基址寄存器，PC为程序计数器，请写出下表中各种寻址方式名称。OPIXD 寻址方式名称 I X 有效地址E立即寻址 0 00 E=D相对寻址 0 01 E=（PC）+D变址寻址 0 10 E=（R）+D寄存寻址 0 11 E=（R）+D，D=0直接寻址 1 00 E=（D）相对间接寻址 1 01 E=（PC）+D）变址间接式 1 10 E=（R）+D）寄存器间接寻址 1 11 E=（R）+D），D=0(1) 立即寻址(2) 相对寻址(3) 变址寻址(4) 寄存寻址(5) 直接寻址(6) 寄存器间接寻址今有4级指令流水线，分别完成取指、指令译码并且取数、运算、送结果四步操作。假设完成各步操作的时间依次为15ns，17ns，16ns，15ns。请问：(1) 流水线操作的时钟周期应设计为多少？1)流水线的操作时钟周期t应按四步操作中最长时间来考虑,所以t=100ns(2) 若相邻两条指令I和I+1是：ADD R1，R3和SUB R3，R5。前者完成 (R1)+(R3) R3的操作；后者完成 (R3) - (R5) R5的操作，问是否发生数据相关？假设在硬件上不采取措施，那么第I+1条指令要推迟多少时间进行？(3) 如果在硬件设计上加以改进，至少需推迟多少时间？(3)如果硬件上加以改进(采取旁路技术),这样只需推迟1个操作时钟周期就能得到所需数据，即t=100ns解： (1) 流水线操作的时钟周期应设计为17ns。(2) 发生数据相关。假设在硬件上不采取措施，那么第I+1条指令要推迟两个时钟周期即34ns进行。 (3) 如果硬件设计上上加以改进，例如采取内部向前技术，则可不需推迟。 有一个具有20位地址和32位字长的存储器，由256K8位DRAM芯片构成。问1）该存储器能存储多少个字节的信息？2）总共需要多少DRAM芯片？需要多少位地址作芯片选择？3）画出该存储器的组成逻辑框图。存储器容量为64M字，字长64位，模块数m = 8，分别用顺序方式和交叉方式进行组织。存储周期T = 100ns,数据总线宽度为64位，总线周期= 20ns .问顺序存储器和交叉存储器的带宽各是多少？答案: 解：信息总量：q=64位8=512位顺序存储器和交叉存储器读出8个字的时间分别是：t2=mT=8100ns=810-7 (s)t1=T+ (m-1) =100+720= 2.410(s)顺序存储器带宽是：W2= q/t2=512（810-7）=64107（位/S）交叉存储器带宽是：W1=q/t1=512（2.410-7）=213107（位/S）设机器字长为8位，试写出下列十进制数的原码、反码、补码和移码表示。如果是小数，则用定点小数表示；若为整数，则用定点整数表示。(1) 25/128 (2) 38/64 答案: 解：(1)设X=(25/128)10=(110012-111)2=(0.0011001)2所以X原=X反=X补=0.0011001，X移=20+0.0011001=1.0011001(2)设X=(38/64)10=(1001102-110)2=(0.100110)2所以X原=1.1001100X反=1.0110011X补=1.0110100X移=0.0110100已知二进制数X=2-101(-0.1001011)，Y=2-0110.0101011，设阶码为4位（含1位阶符），用补码表示，尾数为8位（含1位数符），用补码表示，按浮点运算方法，求X-Y的值，结果如需要舍入处理，用0舍1入法。答案: 解：阶和尾数都采用双符号位x浮=11011，11.0110101 y浮=11101，00.0101011-y浮=00011，11.1010101 对阶E补=Ex补+-Ey补=11011+00011=11110可见E=-2， 将Mx右移2位，x浮11101，11.11 01101(01) 尾数进行减运算相减11.1101101(01)+11.1010101-11.1000010(01) 结果规格化并进行舍入处理x-y浮=11101, 11.1000010(01) 左规 x-y浮=11100, 11.0000100(1)溢出检查由于两位阶符为11，不是01，因此无溢出。最终的结果为x-y=2-100(-0.1111011) 已知二进制数x0.1011，y0.1101，用原码一位乘法求xy的值，要求写出计算机中的运算步骤。答案: 解：x原=1.1011，y原=0.1101计算过程如下：P4=0.10001111 , zs=10=1 故xy原=1.10001111所以：xy =0.10001111已知二进制数X=20100.101011 ，Y=2011(0.110101)，设阶为5位（包括2位阶符），用补码表示，尾数为8位（包括2位尾符），用补码表示，按浮点运算方法，求X+Y的值，运算过程阶和尾数均用双符号进行。要求写出机器的运算步骤。答案: 解： x和y的浮点机器数（阶和尾数均用补码表示）x浮11110，00.101011y浮11101，11.001011 求阶差 E补Ex补+ -Ey补 111100001100001 可见E1，将My右移1位，y浮11110，11.100101(1) 尾数相加。Mx补 00.101011 + My补 11.100101(1) 00.010000(1) Mx+My补应左规，阶码减1。 即 xy补11101，00.100001 溢出检查 运算结果的阶小于所能表示的最大阶，所以无溢出。 所以xy2-11(0.100001)有一个具有20位地址和32位字长的存储器，问：1）该存储器能存储多少个字节的信息？2）如果存储器由256K8位SRAM芯片组成，需要多少芯片？3）需要多少位地址作芯片选择？答案: 解：1） 220= 1M， 该存储器能存储的信息为：1M32/8=4MB 。 2）（1024K/256K）（32/8）= 16（片）； 3）1024K/256K=4，故需要2位地址作为芯片选择。若某计算机的指令系统可分为I1、I2、I3、I4、I5和I6等6种类型的指令，这6种指令的指令周期分别是4ns、5ns、3ns、7ns、6ns和8ns，在程序出现的频度（概率）分别是15%、12%、30%、8%、20%和15%，求该机的平均指令执行时间是多少ns，平均运算速度为多少MIPS（百万条指令每秒）？答案: 解：平均运算时间： T=415%+512%+330%+78%+620%+815% =5.06 (ns)平均运算速度：v=1/T=1/(5.0610-9)10-3=197.6 (MIPS)已知X=0.1001和Y=0.1111, 用变形补码计算X+Y和X-Y, 同时指出运算结果是否溢出。答案: 解：x=0.1001 y=0.1111X补00.1001, Y补11.0001, -Y补00.1111 X+Y补00.1001+11.000111.1010 无溢出 X+Y-0.0110 X-Y补00.1001+00.111101.1000 溢出 X-Y+1.1000 1某指令流水线有取指（IF）、译码（ID）、执行（EX）、访存（MEM）和写回寄存器堆（WB）5个过程段，各功能段所用的时间分别为120ns、80ns、90ns、100ns和60ns。今有40条指令流过此流水线，试求流水线的时钟周期和加速比。答案: 解：流水线的时钟周期T=max120，80，90，100，60=120ns 加速比C=40*（120+80+90+100+60）/(5+40-1）*120=3.411、加法指令（ADD）（1）ADD R1,R2执行过程如下：1) 送地址：PCMAR2) 计算下一条地址：PC+1PC3) 取指令：DBUSMDR，MDRIR4) 取第一个操作数：R1Y5) 取第二个操作数并执行运算：R2+YZ6) 送结果：ZR1（2）ADD R1,(R2)执行过程如下：1) 送地址：PCMAR2) 计算下一条地址：PC+1PC