80C51控制器测试.doc

测试飞利浦80C51微控制器M. H. Konijnenburg J.Th. van der Linden A.J. van de Goor信息技术部和系统代尔夫特科技大学，代尔夫特，荷兰摘要本文介绍了测试飞利浦80C51微控制器的研究成果。本研究的目的是为了节省芯片面积和测试应用时间（即减少产品成本） ，并有效评估工业时序电路生成系统时序电路时，代尔夫特自动测试的效率 ，比如80C51 。 ATPG(自动测试图样生成)已完成了顺序完全版（非扫描） ，并在8051有几个局部扫描版本。该固定性全扫描版本的故障覆盖率是在91 以上，而故障覆盖率的非扫描版本是几乎为零。因此，配合部分扫描版本的8051已经制定了以实现该故障覆盖率水平的全面扫描版本。实验结果表明，几乎50 的FFS（增大视角提高透光效率边缘场开关技术）必须被检验以达到全扫描版本的故障覆盖。当FFs完成选择扫描的30后，该故障覆盖率减少了10。1 介绍本文的主题是对飞利浦80C51单片机进行自动测试模拟生成（ATPG ）。 ATPG已执行了全扫描， 局部扫描，和80C51易测性检验的非扫描版本。在本节中，将介绍飞利浦80C51测试的动机、目标和预期应用，以及我们的结论。图1 8051单片机系列广泛的应用于各种领域该飞利浦80C51 单片机包括8位及16位微控制器，8051适用于电子方面的广泛应用，如无绳和手提电话，远程控制电视， 影碟机 ，录音机，汽车，照明系统，医疗系统等（见图1 ） 。8051即作为一个“独立”芯片使用 ，也作为核心嵌入构成更复杂的集成电路，是基于CMOS作为以及NMOS(沟道在栅电压控制下p型衬底反型变成n沟道，靠电子的流动集成电路)技术。该80C51系列有许多类型，版本和变种。每种类型致力于相应的应用，它们的某些性能特点得到了优化（例如，低功耗，低电压，高速） ，并且具有独特性能/功能（例如，记忆体的大小和类型： 的RAM ， ROM的， EPROM ;特殊接口）或职能。 举例来说， 80C51电路适用于手提电话优化电力消费;这些集成电路的职能要关闭部分电路，但并不能直接当电话使用。80C51的内部属性是我们课题研究的主题（见第2节的详细说明）。在过去，很多的努力已用于改善时序电路测试生成，以达到更高的和高效率的故障覆盖的ISCAS89 (基准时序电路) 。过， ISCAS89基准电路只有基于实时工业电路; 他们已被修改，使他们的有些部分无法辨认。此外，大多数的基准电路比较真正的工业电路规模小。因此，从我们大学的角度来看，研究的主要动机是评价对80C51自动测试模式生成电路，能否成为 一个真正的工业电路。同时为在全扫描形成电路提供了独特的挑战ATPG ，因为设计是一个副本原件定制逻辑集成电路，实施在标准单元的形式;例如，广泛的重构必须使全扫描版本适合为ATPG（见第2条） 。从飞利浦80C51来看，还有另外一个动机：目前， 80C51是运与全扫描; ATPG系统组合逻辑电路，能在产生了测试功能下运行。不过，在飞利浦内部，有一个共同的期望，就是设计同过扫描运算表生成统(SFFs)从而达到节省芯片面积，使数量庞大的芯片连接（ 80C51是用来在许多集成电路），可以使生产成本也更低。此外， SFFs可能会引入一些额外的延迟相比于 正常运算表生成系统 （ FFs ） ，完善了8051的性能。这有可能成为特别重要的未来一代1GHz产品。此外， 序贯式测试可以节省上测试应用程序的时间， 当较小或没有SFFs使用时，因为较小或没有扫描测试向量流入及流出SFFs。因此，这项研究另一种动机是评价顺序测试的80C51电路。 目标是要选择优化的SFFs和FFs ，同时还保持了该80C51的故障覆盖率。这项研究已进行使用代尔夫特自动测试（数据）生成系统集成电路。 ATPG已完成一个近全扫描版本，以及一个完全序贯版本（非扫描）的80 C51 非扫描版是从全扫描版本取代所有AFFS与D - FFS 。该版本的80C51故障覆盖率是91 以上，而故障覆盖率的非扫描版本是几乎为零（见分别为第3和第4条） 。因此， 准系统的选择已经表现，以增加故障覆盖到故障覆盖率水平的全面扫描版本。 FFs已选定的基础上， 观察控制信号线，。该电路可分为若干个模块。 ATPG已出现对全扫描和非扫描版本的这些模块， 以确定其顺序测试。模块使用这些测试生成的结果，在80 C51也执行准系统的选择。这项研究已进行符合以下假设：在局部扫描版本， 80C51 有一个主时钟和测试时钟。测试时钟控制该SFFs为转移的行动。主时钟停止时， 在扫描系统的非扫描FFs不改变。另一个假设是，该FFs没有异步（重）载能力。那个80 C51有7 FFs与异步（重新）设置。不过，设置的故障覆盖率可能不断减低结果ATPG同（近）全扫描版本展示这种影响（故障覆盖率 91 ） 。因此，当80 C51运作，在测试模式重置PIN是保持正常的。所有实验已表现在HP 机器与1.5 GB的主要记忆体下。在HP - UX 10.20中，这份文章中其余部分安排如下： 第2条中描述了审查版本的80 C51 。 第3节介绍了测试生成的结果为全扫描版本的80 C51和它的一些模块。第4条对于非扫描 版本提出的结果。第5条描述了扫描的挑选方法并介绍了它们对ATPG的80 C51 和若干模块。第6总结结果，并得出这项研究结论。2 飞利浦80 C51微控制器 本节描述80 C51电路的具体研究。重要说明80 C51为核心（见图2 ） ， 构成的8位CPU ， 32双向1 / 0线在4个输出口，两个16位定时器/计数器， 128字节机载数据的RAM ，面积字节的单晶片程式光碟记忆体，以及2优先中断控制器。 此外，每80 C51应用的具体职能。 版本用于这项研究有一个UART的串行接口，功能是处理功率消耗（看门狗定时器） ， 如图2所示。表1. 80C51非扫描版本的特征数字图2 特征数字的非扫描80C51的版本80 C51电路中的主要模块表2 80C51 模块的特征数 表1显示了80C51在门级的一些特征数。该80 C51包含24610信号线， 11756布尔盖茨和105三个国家的要素（巴士司机及巴士） 。该25的私立独立学校， 23个固定，他们是不容许被控制在序贯电路测试模式生成（ STPG ） 该电路可运作功能模式或测试模式。在功能模式4时钟控制FFs（即，四时钟域）。在测试模式的数目时钟已减少到一时 ，在部分扫描版本的80 C51中 ，我们假定一个主要时钟控制非扫描 ffs ，并测试24小时，以控制扫描链; SFFs是807 ，其中806 ffs是获准成为扫描。其余部分的时钟驱动器（其中还控制扫描链 ） 因此不能扫描。因此，即使在不久的全扫描版本的80 C51 ，由于TPG的时序电路的需要，以避免故障，被标记为不能测试。在全面扫描版本， 该80 C51有八个扫描链; 在每一个时钟域，扫描链的长度范围从16 ffs高达184 ffs 。 如果扫描链不同，从2时59分的到一个时钟域，他们是在均衡的长度。 表2列出了主要模块的80 C51 （此外见图2 ） ，连同一份简短说明， 若干信号线（ 球茎） ，以及若干ffs 。这些模块，组合电路，TPG （ ctpg ）一直表现为全扫描版本（即，所有ffs选定符合SFF ） ，并包含了stpg 非扫描和局部扫描版本。3 在全扫描中测试生成模式 本节介绍的实验结果stpg 为全面扫描版本的80 C51 （ 80c51f ） 模块，列于表2 。序贯电路atpg在80c51f 中执行（ 101 ，因为这条通道有一个D，这是不容许被扫描（近全扫描） 。 组合电路atpg已形成80 C51的模块，他们是全扫描电路。表3显示，所有电路已达成非常高的故障效率与故障覆盖。 故障覆盖表中所示的形式为stpg非扫描和部分扫描版本，因为非测试故障，全扫描版本不能检验该部分或非扫描版本。因此，这版本的80 C51 故障覆盖率为91.8 ，是较高的。表3 80 C51电路和80 C51模块（全扫描）的实验结果请注意，为80c51f 8 以上的故障是不能测试的 （ 1982年故障） 。这主要是由于该23不能控制见前面的部分），造成许多无法控制的信号线，因此相应的故障（ S ）不能测试 。插入扫描链围绕光碟，扫描链之间的主机和80 C51可能会增加故障覆盖率。该80c51f的atpg总时间已超过10小时;然而， 大量的时间已用在数故障了; 已达成的30分钟内，故障的效率为98 。结果还表明，全面扫描版本模块的高度可测性：数目非测试故障的模块是非常低;故障覆盖几乎相等（相应的）故障提高效率。此外，该测试生成等级非常低。 4 非扫描模式测试生成 本节介绍的非扫描版本的80 C51和非扫描版本的模块（见表2 ）的80 C51的实验结果stpg。电路WDT （ 2 ）等于电路WDT; stpg在规定的时限内和最高测试序列的长度已增加为WDT（ 2 ） （见本节后面） 。这明确指出，非扫描版本的80 C51 （ 80c51n ）是非测试的： 只有159的24204故障是测试的;几乎所有其他的故障已证明非测试 。 该故障覆盖率（ 0.66 ）是80 C51部分扫描版本stpg的一个下界。这种情况的非测试原因该电路有许多（非扫描）ffs ，这是不能初始化为0和/或1的，很大一部分的信号线（）是可以为0和/或，而几乎所有的信号线（ 2 96 ）都能测试。这可以被解释如下：本来在测试模式， ffs的（未修改） 80c51f初始化使用扫描链。 在80c51n没有sffs时（我们已修改该80c51f取代所有的SFF与非扫描ffs ），使电路非初始化 。原因是这条通道需要扫描链，测试模式初始化为： 重塑：80 C51电路已被广泛改装，使其适合atpg。 以下几个方面已改造并造成低故障覆盖率。该电路中内存（ROM）已被删除，因为atpg系统主机模式已被删除。80c51输出到ROM的PI口是THK信号，而逻辑元件控制光碟主机已被删除，系统把 12 - RAM内存设置为透明模式。 0钟表：在测试模式的一个时钟控制ffs。不过，正常模式ffs控制6y4钟表，导致了不同的行为的电路。表4 80 C51电路和80 C51模块（非扫描）的实验结果该stpg对模块已有限至10位。模块wdt（ 2 ），stpg已有限至20小时。该测试生成结果是非常不同的：模块的算术逻辑单元， int7l2 ， UART的，wd7（ 2 ），和timer2是高度可测性，其高故障覆盖和效率已达成的。结果f+核心的CPU， ASF，12C和wdt是较低的 ;因此，ffs这些模块是为扫描链（在80 C51电路）所选择的。 这些故障覆盖形式的一个下界为故障覆盖部分扫描版本的模块。测试skt规模的非扫描版本（该模块）大于那些对全扫描版本（例如， cbmpare测试集大小的算术逻辑单元， int7l2 ，及定时器）。不过，假设该全扫描版本havy一个单一的扫描链，测试（申请） 时代的全扫描版本，通常大于试验的时候的非扫描版本。 例如，试验时间timer2 （全扫描） ： 177 + 1向量x 52 sffs = 9256时钟;试验时间timer2 （ 非扫描 ） ： 1152载体= 1152时钟。请注意测试设定的压实技术已不适用， 除逆断层模拟是对测试集的全扫描版本。第二stpg过程中一直表现了模块wdt （ wdt （ 2 ）条），其中最高的测试序列长度为一个单一从1024年到8192载体的故障。因为这模块1定时器/计数器有长期（测试）序列。结果表明，我们的期望是正确的： 测试序列的长度模块wdt （ 2 ）是极其长的（ 50537矢量） ;然而，故障覆盖率从38.16 （ wdt ）增加的88.58 （ wdt （ 2 ） 。 最长的测试序列产生的故障是6152载体。很明显，为了限制序列长度，一个或多个ffs的wdt 模块已完全扫描。5 测试生成在局部扫描模式 本节介绍局部扫描版本的80 C51测试生成。还有介绍stpg这些局部扫描技术选择和sffs的实验结果。 在过去的两个区段，下界（ 0.66 ）和上界（ 91.8 ）故障覆盖率已经确定。该80c51n已显示非测试 ，因此， sffs已被选中而一些选定sffs要尽可能低（理由已提及在第1条）。大量对准系统选择研究已进行，它已导致了非常复杂的准系统的选择方法。不过，我们并不适合使用这些方法，但可以发展我们自己的简单技术，因为准系统的选择不是本研究的主题。第5.1简要介绍了准系统应用到80 C51的选择技术。该技术的详细说如下：表5 显示若干选定的sffs （SFF ）和剩余的非扫描ffs （ nsff ）。在余下的这一部分，这表将加以解释。最后，在第5.2结果介绍了80 C51一些局部的扫描版本（v3 ， V4 ， V5， V6，V7，显示在表5 ） ，并把部分扫描版本的80 C51 模块列于表2 。表5 运用甄选方法选定的sffs后的数据5.1 扫描运算表生产系统本节中，三种方法描述了选择sffs 。第一种方法是，必须保证这条通道是非初始化 ，并要求所有ffs可以看得见;也就是说他们的目的是改善该故障覆盖率。最后两种方法的选择sffs 增加测试电路，从而减时间杂度stpg ，即他们（主要）目的在提高故障的效率。方法1 ：选择ffs非初始化。预先确定的过程中ffs是非初始化 ，以0 / 1为标志。该80 C51有105 ffs ，这都是非初始化， 106 ffs是非初始化，而37 ffs已被确定为初始化。因此， 761 （ 105 106 531 +37-18 ; 18 ffs是非初始化） ffs 已被选定为sffs （的VL在表5 ） 。请注意，该ffs不是相互独立的。 因此，更优化的SFF的选择是有可能的，因为决策1法郎扫描可能导致其他ffs成为可控性/可观测。 我们已应用图/矩阵技术来减少选定sffs， 其中表达ffs可以识别密切相关的法郎组。此外，我们减少人数选定sffs 甚至进一步目视检查。该准系统设定的80 C51 - V1导联构成761 sffs ，只有68 sffs时是准系统集是减少的。与这个小一套sffs 相比，所有ffs是能初始化和看得见的。然而，故障覆盖率和效率的电路v2仍然非常低， 因此，额外的sffs已选定在方法2和方法3，生成了版本v3 ，的V4 ， V5， V6和V7。方法2 ：选择ffs哪个驱动器，许多信号线与低可测性。可测性1信号线，是关系到可持续农业和粮食系统。测试费用估计数是相关的一个信号线， 二为每个SAF等。这些价值观的反映（估计数字）所需的费用来激活故障和宣传故障效应。表6显示公式，以确定那四个测试成本的数值;测试森萨- VSA - V对C线的一个故障，总结了可控成本估算和观测成本估算。高测试成本价值意味着一个困难的测试故障（硬检验）。基于对这些测试的成本价值，这些ffs选定其中“最经常”的影响，设置N为最难的故障。 在此基础上的第三选择方法，三部分扫描版本的80 C51已经确定： v3 ， V4， V5见表5 。该版本是基于版本V2,v3,并运用此方法到1000年最难的断层，而V4和V5的是基于5000最难的故障; V5的的一套sffs比V4的更大。乘法可能提供一个更好的印象测试一个故障，因为当这两个断层的活动符合时它包含了（指数）上升。然而计算值往往比最高（ 32位）整数值更高，尤其是在序贯电路。表6 C信号线可测性成本估计的公式方法3 ： 选择ffs在模块1 低效率的故障后。基于80 C51模块对较低stpg结果为一些（见第4 ）模块选中的sffs。此外，80 C51内置sffs的单元时所选取的部分故障的模块较低;即，在测试生成80 C51中，许多断层内的模块已失效， 。一个模块（在80c5l ）一些sffs被作为故障效率选中。 我们最初在80C51确定所有ffs的一个模块 ， sffs可以应用到数的减少选定（如ljas被形容为方法1 ） 。举例来说， 故障的效率模块12 C是非常低的（见表4），因此，在80 C51中ffs模块被选定的SFF中有12 C。在此基础上选择方法，80C51二部分扫描版本已得出（见表5 ）：V6： 其中包括sffs的v3 ，还补充了ffs模块的I2C ， UART的 wdt。这些模块被列入的原因是： 非扫描版本的12 C模块有故障效率， UART的和模块，许多故障消失了，stpg的80 C51 - v3的（ 80 C51与v3的SFF 选择）非扫描版本的wdt模块有长期的测试序列。V7: 其中包括sffs的V5，增加了与ffs模块timer2和timerl 。 stpg对非扫描版本模块的执行非常好。不过，经过stpg的80 C51 - v3的许多故障在这些模块消失了。5.2 实验结果本实验已执行的部分扫描版本是80 C51t4e模块（见表2 ）， 以下80C51的五个部分扫描版本： v3 ， V4 ， V5， V6，V7（见表5 ） ，分别标注为80 C51 - v3， 80 C51 - V4， 80 C51 - V5， 80 C51 - V6，和80 C51 V7，。表7显示的局部扫描版本的atpg结果。部分扫描版本的模块运用的是方法2 ;多项sffs已被认定为1100基础上最难的故障。第1栏显示名称加上一个版本号码;例如， 核心（ 1 ）是模块的核心与第一套sffs ，而核心（ 2 ）亦是模块的核心，不过是第二套sffs 中的。第2栏列出了数目选定sffs和总数ffs 。表8显示了与非扫描，部分扫描和全面扫描版本的模块ATPG结果的比较。该atpg的时限模块已成立了10个小时，而部分扫描版本的80 C51达到100小时。相比于非扫描版本，部分扫描版本的模块的故障覆盖效率是非常高的。此外， atpg时代已经减少，几乎所有部分扫描版本的模块故障覆盖不同于全扫描版本。在单元中 其故障覆盖非扫描，局部扫描和全扫描类似，有一些产生的载体是最高的的非扫描版本和最低全面扫描版本。不过，假设该模块有一个单一的扫描链，预计非扫描和/或局部扫描版本测试时间，往往低于为全扫描版本。例如， 试验时间为UART的：非扫描： 1614年时钟， 部分扫描：（ 1247 + 1 ） * 13 = 16224时钟， 全扫描：（ 69 + 1 ） * 65 = 4550时钟。该测试为算术逻辑单元：非扫描：509时钟，部分扫描：（ 369 + 1 ） * 6 = 2220时钟，全扫描：（ 135 + 1 ） * 39 = 5304时钟。测试的时间：非扫描：1983年时钟，局部扫描：（ 1320 + 1 ） * 18 = 23778时钟，全扫描：（ 186 + 1 ） * 91 = 17017时钟。请注意，对于所有版本在减少测试集的大小上有所限制，即（静态和/或动态）测试集压实技术尚未应用，除了全面扫描版本的情况下逆断层模拟已进行测试。 这也许可以解释，有时全扫描版本模块试验时间比部分扫描版本低。结果，该部分扫描版本的80 C51 表明，合理数量的sffs已被选中要达到高的故障覆盖率/效率（见结果80 C51 - V6和80 C51 -第7版在表7 ）。试验的时间电路，相比该试验全面扫描版本可能减少。然而，所产生的测试向量增加时， sffs的数值增加，所以增加故障覆盖。此外，减少测试集的大小已无法完成。图3显示3 sffs部分和故障覆盖率/效率之间的关系，只有除了50 的点ffs都必须扫描，以达成一项类似故障覆盖率的80c51f 。表7 80 C51电路和模块801951 （部分扫描）的实验结果图3 sffs部分和故障覆盖率/效率（100个小时后TPG ）之间的关系所有五个部分扫描版本（ v3 ， V4 ， V5的， V6， V7）之间的差额，故障覆盖率和故障的效率是某处之间的8 和10 （见图3 ） 。这个值比较全面扫描版本在范围和效率有差异。这个意味着当计算时间不算太多有限的;也就是说， 非测试故障并没有增加，由于非扫描ffs的原因，故障覆盖率上界（ 91.8 ）可以达到与选定的sffs。选定sffs版本的V6和V7可以减少时，并不是所有的ffs （方法3 ）测试模块都被选择，但可选择一个号码。例如，非扫描版本的模块12 C有一个较低的故障覆盖率（ 45 ）;选拔24 sffs （ 36.9 ）后，该故障覆盖率几乎达到98 （见表7 ，电路12C（2） ）;因此，大概只有V6和V7的ffs要被选定（而不是所有的ffs I2C总线）。此外，在第5.1节（方法1 ）提到该技术减少可以套用到ffs 所选取的单元，以及向sffs的80 C51 -版本。但sffs数值减少可能会使stpg增加复杂，从而减少达成故障覆盖率后100个小时的atpg时间（图3 似乎支持了这一印象） 。不过，请注意以下内容：承担的SFF一套所谓的v7a，是最优的一套sffs （减少使用技巧） 该准系统是一套V7，与准系统套v7a和V4的大小类似。v7a的预期故障覆盖率高于V4，因为相依之间的ffs已被剔除在v7a外（即， v7a比V4有更少的冗余sffs; 只有必不可少的sffs选定在v7a ，因为减少技术已申请设置v7a和而不是V4 ）。不过，手动演示减少技术是一项费时的任务，因此，我们没有执行此实验。表8与非扫描，部分扫描和全面扫描版本的模块ATPG结果的比较该atpg所需的时间到达故障效率非常高。不过，为降低CPU的相对成本，接近最后故障效率已达成共识，由于atpg阶段低走回头路限制; atpg阶段余下的时间耗费了，故障效率比上一次降低了几个百分点。6 结论比较的80C51和iscas89电路测试结果 ，表明该80 C51是关于边界的stpgs是可以处理的; 相对于80 C51 ，较大的电路的stpgs（例如，非扫描电路iscas89 38417 ， 38584 ）尚未成功处理。总结本文的基础上,得到相关结果：部分扫描版本的80 C51 ，ATPG系统数据表现良好。尽管该系统庞大的复杂性对stpg数据达到高故障覆盖有所影响， 尤其是当80 C51的SSFS达到40 以上。不过，研究结果还显示了该系统的限制;还有改善s