PIE(制程整合工程师)详细介绍.doc

【本版必看】PIE（制程整合工程师）详细介绍！谨以此帖祝贺本版帖子过千，并献给我的师傅！!H b!_*Y#T5$w)t6E半导体技术天地PIE确实不容易，这句话作为开场白。0B+V*y(?,半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless很多人都想做PIE，包括应届生，有经验的module，我想原因很简单，在fab中，PIE学到东西最多，技术含量最高，最容易跳槽。4P#p-w(P%b3|)v事实的确如此，我们team到现在没有一个超过3年经验的PIE，因为老人全部跳槽了。-U!v2&I3然而，PIE的辛苦和压力是很多PE无法想象的，我不明白为什么那么多PE认为PIE轻松，而事实上PE转到PIE以后，才发现PIE压力远比PE大，甚至超过EE。,D.t*A/S;jk半导体技术天地7J9+t0a5m6W9/F#l:Z1XPIE，Process Integration Engineer,也有叫PEI，颠倒一下后面两个单词而已，中文：工艺整合工程师或者制程整合工程师。2e4:,%M9o&k1C3qPIE是一个fab的灵魂人物，因为一个合格的PIE对生产线每个环节都懂，他不一定懂得怎么解决一个突发的棘手事件，但是知道与谁合作可以解决问题。/k0J8Z9g!6V半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless因此，线上小姐和PE遇到无法解决的问题，第一个想到的就是PIE。(FR9e%ck R半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless所以PIE不仅技术上要过关，还要会做人，我听到我的一个前辈说，PIE就是靠嘴，不无道理。*p6N%NN!J#7D7c:r半导体技术天地我看过一个帖子，看得出，很多PE和线上小姐对PIE都不满，因为的确PIE会要求他们做一些看起来很多余的事情，增加他们的负担，比如PIE需要做实验，就要量测很多data，或者新建一些实验用的程序，但是PIE不可能去fab操作或者每个recipe都要自己建，量测data和建程式显然PE和小姐最在行，合作才能解决好一个case。所以，PIE是两边都受压，自己boss在催，那边要和别人沟通好，什么时候建recipe,自己的要求是什么，不然就会实验失败。.G!6P1f#C/z9B+C;A遇到难对付的PE,就很麻烦，不是推三阻四，就是蛮不讲理，我的经验是死缠到底，曾经我追一个PE一直追到洗手间，守着他，他实在没办法，只好给我recipe.(这种战术请不要用于异性，否则就是耍流氓）。K6V.D9B#H6I(f半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless所以，PE和PIE的矛盾，如同上帝和撒旦一样不可调和，只能说在最大限度上进行合作，彼此不要增加loading。8u!a;R#l, u&s对刚刚做PIE的新人来说，沟通要记住2点：知道自己要什么，清楚的告诉别人自己的要求，这样才能最有效率的完成。半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless*p9W)L x.d:L&Z;5bw半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless7x)t5x:g,1nO/QPIE的跳槽范围很广，如下：;p.2j:o2S3u1。Design house，我认为如果对fab厌倦，又想搞和design有关的工作，那么这是最好的选择，上周那边我的徒弟就跑去一家design house了。为什么design house需要PIE？因为现在的design必须是基于可制造性的design，要是只追求功能先进多样，不管fab的design rule，下了单也造不出来。另外，fab对design house来讲，相当于供应商，如何不被fab糊弄，如何audit fab有没有作弊，以及其他很多很多，都需要一个懂整个fab制程的人来做，等于fab与design house的平台。我们从来不敢糊弄飞思卡尔，就是因为飞思卡尔有一个曾经在T公司做过10年以上的PIE。m7Y6t0c&|半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless2。TD。这是PIE最容易，也最具吸引力的技术性跳槽方向。因为TD不用加班，没有WAT SPC review的压力，技术含量更高，应该是比PIE还抢手（尤其是开发先进制程的），而且搞得是开发，以后要是不想干半导体了，可以跑到学校当老师（需要博士），或者找个研究所呆着。TD的技术含量体现在能做很多fab PIE不敢做的实验。.t4V3C(O$M:l$P3。BD。Bussiness development，就是做客户和市场，如果你性格外向，能言善道，其实转到BD比前面2个还有前途，但是你如果性格内向，不会与人打交道，那还是选TD或design。BD，就是转去做CE（customer engineer），很轻松，并且在fab里很有地位，连Q部门都可以highlight，因为fab是代工，就是要让客户满意，无论如何都不能让客户跑了，而直接与客户打交道就是CE，你说能不重要吗？但是，CE往往是至少经验很丰富的PIE，干过1，2年很难坐到CE的位子。半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless!m7J1L*n.-D*F*t!m4。封测行业。虽然fab PIE做的工作与封测厂的PIE大不同，但是只要fab PIE做过，封测厂也很容易做好，不同只是在于制程。封装不过12道工序，fab至少也要几百道。但是封装行业相对来说，压力小，前途也不大。半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless4w3Q0c,EP8t2n5.与半导体相关的媒体，公关，猎头。这几个行业看起来和技术没什么关系，那为什么需要PIE？原因在于，PIE是fab里面懂得最多的，知识面是最广的，基本上能够对半导体的方方面面都知道一些。如果自己觉得有搞媒体的天赋或者学过这方面知识，可以去媒体。如果人际关系很广，并且能力很强，可以去公关或猎头。l:S+r%R!x&z0K:46。FE.Field engineer,这是很少人知道的一个职位，我最近才听说，就技术要求而言，是要求最高的，以致于它的级别相当于section manager。.I)o/i!Y8(Z5K(a2C7。其他fab。这个我就不说了。半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless,|*|%j-1V5H&e5_(X*Sh4j8C*V;E#|(C那么，PIE做什么呢？*w+n$O(U8m9aPIE的本质在于，通过WAT电性能参数异常，追溯回去，找到线上异常，并与相关人员（PE，EE等）合作，解决线上异常。可以看出，PIE与PE的最大区别在于，PIE最关心的是自己的产品的WAT电性能参数的CpK稳定性，PE最关心的是自己管的制程中各种参数的CpK稳定性，所以PIE的强项在于电性能参数和全套制程流程的结合。一个成熟的PIE对电性能参数很敏感，给大家讲个笑话：4g1?:B.b9e7b;V)6H今年07 semicon的展会上，宏力的展台上面放着一片8寸wafer，旁边放着一个索爱的手机，意思是索爱的手机里面的一些芯片有宏力造的。我同事一看，就说怪不得我的索爱手机待机时间这么短，肯定是宏力的Ioff太高！（Ioff即在gate不加电压下的漏电流）9y;l%t+V#4t%p)aPIE的工作不仅仅如此，如下：%vi$?h3c*g!dR8B.z5_;a9t2p半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless1.DRC,design rule check,这个其实本来不应该PIE去做， 而是应该由专门的DRC team去做， 所以我到现在也不明白为什么我的公司要我做这个。这个工作不难，但是很烦，每个fab有自己的design rule， 客户必须按照这样的rule去设计，否则fab做出来肯定有问题。所以，PIE要通过ejobview去检查每一层各种线宽，距离对不对，对gap做出判断，能否被本厂的黄光机台曝开，能否被waive（忽略），gap是由于各种原因，在job上有不该有的缝之类缺陷。$m!b5u7V F;k7v%D3S2.NTO，new tape out。意思是新产品下线，客户到fab流片，CE会告诉PIE这个产品各方面信息，PIE根据这些，去找一条最合适的制程flow，或者从已有的制程上面增减一些步骤，并且要建立WAT测试程式等等，最后新产品才能顺利的在fab制造出来。这里告诉一个很多人不知道的典故，就是为什么叫NTO？因为在20年前，那时候没有磁盘，更不要说硬盘那些了，新产品的data是记在磁带上给fab的，所以叫新磁带来了，就是新产品来了。5A-L5Q0p9x(k R/F0r3r;?3.lot owner。这是PIE的核心工作之一，我的地盘我做主，以后大家要是做PIE，一定要记住，做lot owner一定要有王者气势，自己的货自己要对它每一个细节都非常了解，从layout，testline，process，WAT，SEM，不允许任何人来指手画脚（除了自己的老板），当然自己也不要插手别人的货（除非征得别人同意），因为自己的货出任何问题，责任都是自己一个人担。7p$k*l6PS0L* c5Q所谓带好自己的货，就是第一，处理好run货过程中任何突发问题，第二，保证WAT电性能参数的cpk稳定性，第三，保证高良率。%p4Py,T0#p(G#S4.查WAT和CP的case。这是PIE最有技术含量的核心工作之一。这个工作很复杂，以后另外告诉大家。大概就是当WAT参数或者CP 良率出问题时， 通过逻辑，经验分析，结合WAT data，找出线上出问题的步骤；如果当以上方法都失败的时候，就要自己去设计实验，通过特殊的方法去找到问题和解决办法。!:A1J+Hp6m9M15.technology transfer.这是PIE最痛苦的核心工作，因为很容易MO。一般来讲，成功转移一个技术，可以为公司创造巨大的利润，因为很多时候，都是客户需要，但是fab这边的产品qual不过，所以有钱也赚不到。*J+K)P$w+r;V5U半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fablessQUAL是非常苛刻的，需要WAT，Cp，process要非常稳定才行，而这些是最考验PIE素质的，在建立生产线的时候，一个细节不注意，就有可能QUAL不过，客户就有被其他fab抢走。(U,b+_3g)A6.其他。PIE工作远不止以上那些，PIE最麻烦的就是杂事多，Q来audit一个CD大了，要去处理；客户要求半夜开会（一般是美国的），要去开；平时还要做很多report，签R/C。有时候觉得比狗都不如。半导体,芯片,集成电路,设计,版图,晶圆,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,fabrication,process,layout,package,test,FA,RA,QA,photo,etch,implant,diffustion,lithography,fab,fabless7*C)B2f)w2X8z,c7L+I半导体,芯片,集成电路,设计,版图,芯片,制造,工艺,制程,封装,测试,wafer,chip,ic,design,eda,process,layout,package,FA,QA,diffusion,etch,photo,implant,metal,cmp,lithography,fab,fabless)G*B-c:Q n4;w4那么做PIE或者面试PIE需要哪些知识或能力？$c7Oc-Z1*t8|,a半导体技术天地对应届生而言:!O/n)H-+D9d)u)Gj1.必要的半导体制造知识和半导体物理。说实话，我很汗颜，我进公司之前，连wafer这个单词都没听说过，晶圆制造更不用说，基本上除了我的课题以外什么都不知道。但是，面试的时候，我能够把自己的课题（varistor）表述清楚，有条理，并且对电性能参数有相当认识，所以进了PIE。%R8z$n5Q5G y31L+e/-FPIE非常重视，表述一个问题清楚有重点，因为PIE与人合作非常多，如果不表达清楚，别人怎么知道你想要什么。Y&z2r%S+O半导体技术天地2.较强的逻辑思维和分析能力。一般而言，大型fab，包括tsmc，先进，宏力会在面试前测试你的逻辑思维能力，给你一套题做，什么形式都有，华虹是看图选答案。不管这些题是否科学，但是说明了逻辑思维能力是不可少的。逻辑思维能力是任何一个工科学生，在平时学习，研究中积累锻炼而来的，无法教给大家。#R5O4j-%W&w6G,t0C3.合适的性格。这里合适的意思是，fab不需要优秀的天才，就算是天才，到了fab也会埋没，也不需要富有激情的雇员，要激情干什么，把货run好，货不出问题，跑的快，才是王道。所以