数字时钟的毕业设计.doc

数字时钟的毕业设计 目 录 摘 要 ABSTRACT 第 1 章 绪 论 1 1 1 数字时钟的背景和意义 1 1 2 数字时钟设计思路 1 1 3 数字时钟的主要内容 1 第 2 章 数字时钟模块设计 2 2 1 数字时钟秒脉冲信号的设计 2 2 1 1 秒时钟信号发生器的设计 2 2 1 2 秒时钟电路的设计 3 2 1 3 分时钟电路的设计 4 2 2 二十四进制计数器设计 4 第 3 章 校时电路 1 第 4 章 整点报时电路 1 第 5 章 闹钟电路 1 结 论 1 致 谢 1 参考文献 1 安徽工业大学工商学院 0 绪论绪论 数字钟是一种用数字电路技术实现时 分 秒计时的装置 钟表的数字化 给人们生产生活带来了极大的方便 而且大大地扩展了钟表原先的报时功能 诸如定时自动报警 按时自动打铃 时间程序自动控制 定时广播 而且与传 统的机械钟相比 它具有走时准确 显示直观 无机械传动 无需人的经常调 整等优点 数字钟的设计涉及到模拟电子与数字电子技术 其中绝大部分是数 字部分 逻辑门电路 数字逻辑表达式 计算真值表与逻辑函数间的关系 编 码器 译码器显示等基本原理 现在主要用各种芯片实现其功能 更加方便和 准确 Multisim10 0 作为一种高效的设计与仿真平台 其强大的虚拟仪器库和 软件仿真功能 为电路设计提供了先进的设计理念和方法 1 设计思路设计思路 1 由秒时钟信号发生器 计时电路和校时电路构成电路 2 秒时钟信号发生器可由 555 定时器构成 3 计时电路中采用两个 60 进制计数器分别完成秒计时和分计时 24 进制计数 器完成时计时 采用译码器将计数器的输出译码后送七段数码管显示 4 校时电路采用开关控制时 分 秒计数器的时钟信号为校时脉冲以完成校时 2 主要内容主要内容 熟悉 Multisim10 0 仿真软件的应用 设计一个具有显示 校时 整点报时和 定时功能的数字时钟 能独立完成整个系统的设计 用 Multisim10 0 仿真实现数 字时钟的功能 数码管显示数码管显示数码管显示 译码器译码器译码器 时计数器分计数器秒计数器 校时电路 秒信号发生器 整点报时 闹钟 安徽工业大学工商学院 1 设计原理方框图 安徽工业大学工商学院 2 第第 2 2 章 数字时钟模块设计章 数字时钟模块设计 数字时钟电路主要由时 分 秒三部分组成 秒时钟电路主要由秒脉冲信号发 生器 计数器 译码器 数码管组成 秒计数周期 60s 同样分时钟电路由计 数器 译码器 数码管组成 计数周期为 60m 与秒时钟电路不同的是脉冲信 号由秒时钟电路提供 时时钟电路采用同样的设计 计数周期为 24h 2 12 1 数字时钟秒脉冲信号的设计数字时钟秒脉冲信号的设计 2 1 12 1 1 秒时钟信号发生器的设计秒时钟信号发生器的设计 振荡器可由晶振组成 也可以由 555 与 RC 组成的多谐振荡器 由 555 定时 器得到 1Hz 的脉冲 功能主要是产生标准秒脉冲信号和提供功能扩展电路所需 要的信号 由 555 定时器构成的 1Hz 秒时钟信号发生器 下面的电路图产生 1Hz 的脉 冲信号作为总电路的初输入时钟脉冲 由 555 定时器得到 1Hz 的脉冲 功能主 要是产生标准秒脉冲信号和提供功能扩展电路所需要的信号 脉冲信号发生器 安徽工业大学工商学院 3 利用NE555多谐振荡器 优点 555内部的比较器灵敏度较高 而且采用差 分电路形式 它的振荡频率受电源电压和温度变化的影响很小 缺点 要精确 输出1Hz脉冲 对电容和电阻的数值精度要求很高 所以输出脉冲既不够准确也 不够稳定 2 2 器件分析器件分析 2 2 12 2 1 74LS16074LS160 分析分析 在数字钟的控制电路中 分和秒的控制都是一样的 都是由一个十进制计 数器和一个六进制计数器串联而成的 在电路的设计中我采用的是统一的器件 74LS160D 的反馈置数法来实现十进制功能和六进制功能 根据 74LS160D 的结 构把输出端的 0110 十进制为 6 用一个与非门 74LS00 引到 CLR 端便可置 0 这样就实现了六进制计数 由两片十进制同步加法计数器74LS160级联产生 采用的是异步清零法 安徽工业大学工商学院 4 同样 在输出端的 1001 十进制为 9 用一个与非门 74LS00 引到 Load 端 便可置 0 这样就实现了十进制计数 在分和秒的进位时 用秒计数器的 Load 端接分计数器的 CLK 控制时钟脉冲 脉冲在上升沿来时计数器开始计数 时计 数器可由两个十进制计数器串接并通过反馈接成二十四制计数器 由计数器得到的 4 位二进制码的必须通过译码后转为人们习惯的数字显示 如 12 54 30 的二进制码为 00010010 01010100 00110000 秒信号经秒计数器 分计数器 时计数器之后 分别得到 秒 个位 十位 分 个位 十位以及 时 个位 十位的计时输出信号 然后送至显示电路 以便实 现用数字显示时 分 秒的要求 秒 和 分 计数器应为六十进制 而 时 计数 器应为二十四进制 采用10进制计数器74LS160来实现时间计数单元的计数功能 安徽工业大学工商学院 5 2 2 2 74LS85特性分析特性分析 74LS85为4位数值比较器 共有54 7485 54 74S85 54 74LS85 三种线路结构 型式 74LS85 可进行二进制码和BCD码的比较 对两个4 位字的比较结果由 三个输出端FA B FA B FA B 输出 将若干 85 级联可比较较长的字 此 时低级位的FA B FA B FA B连接到高位级相应的输入A B A B A B 并使低位级的A B为高电平 引出端符号 B0 B3 字B输入端 A0 A3 字A输入端 A B A B级联输入端 A B A B级联输入端 A B A B级联输入端 FA B A等于B输出端 FA B A大于B输出端 FA B A小于B输出端 安徽工业大学工商学院 6 2 3 1 六十进制计数器六十进制计数器 对于 74LS160 计数 如图所示 分 秒计数电路由 U3 和 U4 俩部分组成 当 时十位 U4 计数为 5 U3 计数为 5 时 两片 74LS160 再加上一片 74LS13 从 而构成 60 进制计数 六十进制计数器 安徽工业大学工商学院 7 2 3 二十四进制计数器二十四进制计数器 时计时电路与分 秒计时电路相比 首先就是触发信号来源于分计时电路 的进位 其计时范围为0 23 故在前面的基础上只需修改及时范围即可 如图 所示 时计数电路由 U3 和 U4 俩部分组成 当时个位 U4 计数为 4 U3 计数 为 2 时 两片 74LS160复零 从而构成 24 进制计数 2 1 2 秒计时电路的设计秒计时电路的设计 秒计时电路计数周期为60s 触发信号由秒脉冲信号发生器提供 当计数值 二十四进制计数器 安徽工业大学工商学院 8 为59时 下一次触发信号输入时 向前进位并对计数值清零同时开始进入下一 个计数周期 2 2 分计时电路的设计分计时电路的设计 在数字电子时钟中 分计时时钟与秒计时时钟周期都为60s 当触发信号输入时 计数器计数1 累计到59后 下一秒开始清零并向前进位 不同的是秒计时触发 信号由555多谐振荡器产生 而时计时电路触发信号由前面的秒计时电路产生的 进位获得 所以时计时电路电路设计原理图如下 秒计时电路 安徽工业大学工商学院 9 2 2 时计时电路的设计时计时电路的设计 在数字电子时钟中 时计时时钟周期都为24h 当触发信号输入时 计数器 计数1 累计到23后 下一秒开始清零并向前进位 当计数值达到23时 下一个 触发信号输入时 计数器清零同时开始进入下一个计数周期 时计时电路电路 设计原理图如下 分计时电路 安徽工业大学工商学院 10 2 3 2 数字时钟电路设计数字时钟电路设计 数字时钟系统的组成利用上面的六十进制和二十四进制递增计数器子电 路构成的数字钟系统如图所示 24 进制计数器电路图 安徽工业大学工商学院 11 24 进制数字时钟电路 图 安徽工业大学工商学院 12 以上电路可完成计时周期为 24h 可以准确计时 具有 时 00 23 分 00 59 秒 00 59 数字显示 2 4 校时电路校时电路 数字钟应具有分校正和时校正功能 因此 应截断分个位和时个位的直接 计数通路 并采用正常计时信号与校正信号可以随时切换的电路接入其中 校 正信号可直接取自信号发生器产生的信号 输出端则与分或时个位计时输入端 相连 当开关打到一端时 正常输入信号可以顺利通过 故校时电路处于正常 计时状态 当开关打到一端时 信号产生校时电路处于校时状态 校时电路采用开关控制时 分 秒计数器的时钟信号为校时脉冲以完成校 时 如图 当开关 A B 闭合 C D 断开时 电路进行正常的计时工作 当开关 A B 断开 C D 闭合时 就可以自动进行校时 当然也可以手动校准时间 这 是需要不断地闭合 断开开关 每次只改变一个数 其中 C 是校时开关 D 是较 分开关 开关 E 用来控制秒得校准 断开时 秒显示为 0 考虑到开关电路中 到 59 秒及开始向前进位 故添加反向器 从而实现开关校时电路 将开关校时加入到时钟电路中 时钟出现误差时 需校准 当数字钟接通 电源或者计时出现误差时 需要校正时间 校时是数字钟应具备的基本功能 对校时电路的要求是 在小时校正时不影响分和秒的正常计数 在分校正时不 影响秒和小时的正常计数 校时方式有快校时和慢校时两种 快校时是 通过 开关校时电路 手动校时 开关校时电路 安徽工业大学工商学院 13 开关控制 使计数器对 1Hz 的校时脉冲计数 慢校时是用手动产生单脉冲作校 时脉冲下图所示为校时电路和校分电路 其中 S1是校分用的控制开关 S2为校 时用的控制开关 它们的控制功能下表所示 校时脉冲采用分频器输出的 1Hz 脉冲 当 S1或 S2分别为 0 时可进行快校时 如果校时脉冲由单脉冲产生器提供 则可以进行慢校时 2 Multisim10 0 仿真软件校时的具体设计方法是 用一个单刀双掷开关切换 计数功能与校时功能 另一端接计数器的脉冲输入端 开关置于函数发生器这 一端便可以校时 置于计数器的进位端便是计时 不校正时间时开关都应打在 与非门的那一端 2 5 整点报时整点报时 电路应在整点前10 秒钟内开始整点报时 即当时间在59 分50 秒到59 分 59 秒期间时 报时电路报时控制信号 当时间在59 分50 秒到59 分59 秒期间 时 分十位 分个位和秒十位均保持不变 分别为5 9 和5 因此可将分计数 器十位的Qc 和Qa 个位的Qd 和Qa及秒计数器十位的Qc 和Qa 相与 从而产生 报时控制信号 报时电路可选74HC30 来构成 74HC30 为8 输入与非门 整点 报时的功能要求时 每当数字钟计时快到整点时发出声响 由原理可知当分钟 计数到一个周期向前进位时 蜂鸣器开始工作 开关校时电路 安徽工业大学工商学院 14 2 6 闹钟电路闹钟电路 利用上边的二十四进制和六十进制的计数器作为信息的比较源之一 另外利用 四片数值比较器74LS85对小时的个位和十位以及分钟的个位和十位进行比较 如果与设定的时间一样 则产生输出信号1 再利用7440和7404组成的电路驱动 蜂鸣器的鸣叫 鸣叫的时间是一分钟 从 00到 59 假设 要求上午 7 时 59 分发出闹时信号 持续时间为 1 分钟 7 分 59 分 对应数字钟的时个位计数器的状态为 Q3Q2Q1Q0 HI 0111 分十位计数器的状态 为 Q3Q2Q1Q0 M2 0101 分个位计数器的状态为 Q3Q2Q1Q0 M1 1001 若将上述 计数器输出为 1 的所有输出端经过与门电路去控制音响电路 可以使音响电 路正好在 7 点 59 分响 持续 1 分钟后 8 点 停响 所以闹时控制信号 z 的表 达式为 Z Q2Q1Q0 HI Q2Q0 M2 Q3Q0 M1 M 其中 M 为上午的信号输出 要求 M 1 用与非门实现可将Z进行变换 即Z 其逻 103202012 MMHI QQQQMQQQ 辑电路如图 74LS20为4输入二与非门 74LS03为集成电路开路 OC门 的2输 入四与非门 因OC门的输出端可以进行 线与 使用时在它们的输出端与电源 5V端之间应接一电阻RL 3 3 由图可知在上午7点59分时 音响电路的晶体 管导通 则扬声器发出1KHz的声音 持续1分钟到8点整 晶体管因输入端为0而 截止 电路停闹 U20 分别接秒钟十位 Qa Qd 分钟个位 QaQd 分钟十位 QaQc 整点报时电路 安徽工业大学工商学院 15 指定的时刻发出信号 或驱动音响电路 闹时 或对某装置的电源进行接 通或断开 控制 不管时闹时还是控制 都要求时间准确 即信号的开始时刻 与持续时间必须满足规定的要求 闹钟电路 安徽工业大学工商学院 16 采用开关的形式控制74LS85的定时输入与时钟时间比较 当比较数值一直时产 生输出信号1 蜂鸣器工作 工作时长为1分钟 如图所示 采用开关控制方便 用户对闹钟时间的设定 安徽工业大学工商学院 17 课题总电路图 安徽工业大学工商学院 18 第第3 3章 仿真调试 章 仿真调试 基于Multisim10的数字电子钟的设计实现了基本的时钟以及对时钟的 校准 定时闹钟 整点报时 各个子电路的设计如第三部分子电路 设计的结构电路一样 将各个部分连接在一起的整机连调的电路图 在multisim10 0平台上进行仿真 Multisim10 0 是一个电路原理设计 电路功能测试的虚拟仿真 软件 其元器件库提供数千种电路元器件供实验选用 同时也可以 新建或扩充已有的元器件库 有超强板级的模拟 数字电路板的设计 工作 它包含了电路原理图的图形输入 电路硬件描述语言输入方 式 具有丰富的仿真分析能力 Multisim10 0 软件进行设计仿真分 析的基本步骤为 设计创建仿真电路 原理图电路图 选项的设置 使用仿真仪器 设定仿真分析方法 启动 Multisim10 0 仿真 仿真分析开始前可双击仪器图标打开仪器面板 准备观察被测 试波形 按下程序窗口右上角的启动 停止开关状态为 1 仿真分 析开始 若再次按下 启动 停止升关状态为 0 仿真分析停止 电路启动后 需要调整示波器的时基和通道控制 使波形显示正常 在 Multisim10 0 软件中 根据数字钟的总电路图 设置函数发 生器的频率为 1Hz 把 A 开关和 B 开关都接到与非门的那端 再运 行就可以让数字钟自行计数了 如果运行的太慢可以适当调节函数 发生器的频率 如果把 A 开关接到函数发生器上 就是对小时进行 校正 如果把 B 开关接到函数发生器上那就是对分进行校正 小时 安徽工业大学工商学院 19 的计数是从 01 到 12 不是从 00 到 11 但在校正小时位时初始状态 仍为 00 振荡器的仿真可以直接运行 然后用示波器观察现象便可 直 流稳压电源的仿真中可以看到用万用表测量出关键点的电压 5 123V 用示波器 A 通道和 B 通道分别显示整流滤波后电压 UI 的波 形和稳压输出电压 UO 的波形 从示波器显示窗口可以看出 上面一 条锯齿波曲线为 UI 波形 下面一条线为 UO 波形 如果以上设计的 电路通过模拟仿真分析 不符合设计要求 可通过逐渐改变元器件 参数 或更改元器件型号 使设计符合要求 最终确定出元器件参 数 并可对更改的电路立即进行仿真分析 观察虚拟结果是否满足 设计要求 3 1 13 1 1 时钟显示完整的时钟显示完整的00 00 0000 00 00 3 1 23 1 2 时钟完整显示时钟完整显示01 00 0001 00 00 安徽工业大学工商学院 20 3 1 33 1 3 时钟完整显示时钟完整显示23 59 5923 59 59 3 1 43 1 4 仿真开关校准仿真开关校准 秒秒 电路电路 安徽工业大学工商学院 21 3 1 53 1 5 仿真开关校准仿真开关校准 分分 电路电路 3 1 63 1 6 仿真开关校准仿真开关校准 时时 电路电路 安徽工业大学工商学院 22 六 结论六 结论 由震荡器 秒计数器 分计数器 时计数器 显示数码管设计了数字时钟 电路 经过仿真得出较理想的结果 说明电路图及思路是正确的 可以实现所 要求的基本功能 计时 显示精确到秒 时分秒校时 整点报时和闹钟的功能 调试时有的器件在理论上可行 但在实际运行中就无法看到效果 所以得 换不少器件 有时无法找出错误便更换器件重新接线以使电路正常运行 Multisim10 0 软件有时会出问题 在理论上可行的电路在调试中未必能显示出 来 这就需要耐心 仔细地分析和解决问题 不断地尝试才能得出正确的答案 七 利用七 利用 Multisim10 0Multisim10 0 仿真软件设计体会仿真软件设计体会 通过对软件 Multisim10 0 的学习和使用 进一步加深了对数字电路的认识 在仿真过程中遇到许多困难 但通过自己的努力和同学的帮助都一一克服了 首先 连接电路图过程中 数码管不能显示 后经图形放大后才发现是电路断 路了 其次 布局的时候因元件比较多 整体布局比较困难 因子电路不如原 电路直观 最后在不断努力下 终于不用子电路布好整个电路 调试时有的器件在理论上可行 但在实际运行中就无法看到效果 所以得 换不少器件 有时无法找出错误便更换器件重新接线以使电路正常运行 在整 个设计中 74LS160 的接线比较困难 反复修改了多次 在认真学习其用法后 采用归零法和置数法设计出 60 进制和 24 进制的计数器 同时 在最后仿真时 预置的频率一开始用的是 1hz 结果仿真结果反应 很慢 后把频率加大 这才在短时间内就能看到全部结果 总之 通过这次对 数字时钟的设计与仿真 为以后的电路设计打下良好的基础 一些经验和教训 将成为宝贵的学习财富 安徽工业大学工商学院 23 致谢致谢 毕业论文暂告收尾 这也意味着我在大学学习生活既将结束 回首既往 自己一生最宝贵的时光能于这样的校园之中 能在众多学富五车 才华横溢的 老师们的熏陶下度过 实是荣幸之至 在这四年的时间里 我在学习上和思想 上都受益非浅 这和各位老师 同学和朋友的关心 支持和鼓励是分不开的 论文的写作是枯燥艰辛而又富有