（通信与信息系统专业论文）基于gals技术的soc研究及接口电路设计.pdf

中文摘要 2 0 世纪下半叶以来，随着集成电路工艺水平的不断进步和i p 核复用技术的 出现，s o c ( s y s t e m so nc h i p s ，即片上系统) 芯片正逐渐成为当前设计的主流。 由于特征尺寸的不断缩小和系统复杂度的增加，利用单一时钟或其它全局信号均 难以将时钟偏斜控制到理想的范围内。同时，为了将信号同步到统一的时钟上， 复杂庞大的时钟网络系统消耗的功率远多于所必需的。在这种情况下，异步设计 的思想被重视起来。 目前，由于缺乏成熟的异步设计e d a 工具，将一个复杂的s o c 系统完全异 步化是非常困难的。在这种情况下，g a l s ( g l o b a l l ya s y n c h r o n o u sa n dl o c a l l y s y n c h r o n o u s ，即全局异步局部同步) 设计思想应运而生。g a l s 是一种半异步化 技术，该技术利用异步接口实现不同时钟域间的数据交换。实际上，g a l s 技术 的发展与应用是s o c 设计完全异步化的一种趋势。 本文从s o c 系统设计所面临的主要问题入手，分析了同步技术的局限性， 讨论了异步技术在低功耗、无时钟偏斜、高速率、模块化性能等方面的优势。并 针对当前异步s o c 的设计水平，分析了在实际中应用异步技术可能遇到的问题。 在此基础上，本文详细介绍了异步设计的原理以及异步系统中电路级模块信 号传递的典型模型。重点讨论了异步接口的设计理论问题，深入研究了基于握手 协议实现异步接口的方法。 通过理论研究，本文提出一种基于存储器和状态机实现异步握手控制接口电 路的全新方案。该方案应用于g a l s 系统，利用同步设计的思路实现异步设计的 功能，实现简单且可移植性强。在基于f p g a 的开发平台q u a r t u s i l 5 0 环境下， 借助v e f i l o gh d l 描述语言，用此方案设计了基于四相捆绑握手协议的异步f i r 滤波器接口电路，以及基于两相捆绑握手协议的c o r d i c ( c o o r d i n a t er o t a t i o n a l d i g i t a lc o m p u t e r ，即坐标旋转计算机) 算法接l z l 电路。通过对设计进行波形仿真 以及结果分析，验证了此方案的可行性。 此外，基于握手控制的思想，本文还提出一种利用握手信号同步地址指针的 异步f i f o 设计方案，并在q u a r t u s i i5 0 环境下完成对此方案的设计与验证。结 果表明，本方案在地址指针数目不受限等方面具有独特的优势。 关键词：片上系统全局异步局部同步有限脉冲响应坐标旋转计算机 先进先出 a b s t r a c t w i lt h ed e v e l o p m e n to fi ct e c h n o l o g ya n dt h ee m e r g e n c eo fi pc o r er e u s i n g ， c h i p so fs o ch a v eb e e ng r a d u a l l yb e c o m i n gt h em a i n s t r e a mi nt h ed e s i g nt e c h n o l o g y s i n c et h e1 a t t e rh a l f o ft h e2 0 t hc e n t u r y b e c a u s eo ft h ec h a r a c t e r i s t i cs i z eu n c e a s i n g l y r e d u c i n gw i t ht h es y s t e mc o m p l e x i t yi n c r e a s i n g ，as o l ec l o c ko ro t h e rg l o b a ls i g n a l c a n tc o n t r o lt h ec l o c ks k e wi nt h ei d e a ls c o p e a tt h es a m et i m e 。i no r d e rt o s y n c h r o n i z es i g n a l st ot h eu n i f i e dc l o c k , t h es y s t e mw i l lc o n s u m em o r ep o w e r st h a ni t r e a l l yn e e d s i nt h i ss i t u a t i o n ，t h et h o u g h to fa s y n c h r o n o u sd e s i g ni sr e g a r d e d i t sd i 伍c u l tt om a k ec o m p l e t e l yac o m p l i c a t e ds o ca s y n c h r o n o u sd u et ob es h o r t o fe d at o o lr e c e n t l y t h o u g h to fg a l sw a sd e v e l o p e di n t h i ss i t u a t i o n 。i t i m p l e m e n t e dc o m m u n i c a t i o nb e t w e e na s y n c h r o n o u sm o d u l e sb a s e do na s y n c h r o n o u s i n t e r f a c e s i nf a c t g a l si sat r a n s i t i o nf r o ms y n c h r o n i s mt oa s y n c h r o n i s m t h i sp a p e rs t a r t e dw i t ht h em a i np r o b l e m so ft h es o cs y s t e m ，a n a l y z e dt h e l i m i t a t i o n so fs y n c h r o n o u sd e s i g n , a n dd i s c u s s e dm ea d v a n t a g e so ft h ea s y n c h r o n o u s t e c h n o l o g yi nl o wp o w e rl o s s ，n o n - c l o c k s k e w , h i 曲一s p e e d ，m o d u l a r i z a t i o na n ds oo n t ot h et e c h n i c a ll e v e lo ft h ec u r r e n ts o cd e s i g n ，i tp r o p o s e dt h ep r o b l e m so f a s y n c h r o n o u st e c h n o l o g yw h i c hm a ye x i s ti np r a c t i c e m o r e o v e r , t h i sp a p e ri n t r o d u c e da s y n c h r o n o u sd e s i g np r i n c i p l ei nd e t a i l 髂w e l l a st y p i c a ls i g n a lm o d e l so ft h ec i r c u i tl e v e li nt h ea s y n c h r o n o u ss y s t e m , a n dd i s c u s s e d t h et h e o r yi s s u eo nt h ea s y n c h r o n o u si n t e r f a c ed e s i g n i ta l s os t u d i e dt h o r o u g h l yt h e h a n d s h a k ep r o t o c o l ，b a s i n go nw h i c ht or e a l i z et h ea s y n c h r o n o u si n t e r f a c ed e s i g n t h r o u g ht h ef u n d a m e n t a ls t u d y i n g ，t h i sp a p e rs u m m a r i z e dab r a n d n e wm e t h o d o fa s y n c h r o n o u sh a n d s h a k ei n t e r f a c ed e s i g n ，w h i c hb a s e do nm e m o r ya n ds t a t e m a c h i n e t h i sm e t h o dw a su s e di ng a l s a n di tu s e dt h es y n c h r o n o u sd e s i g n sf l o w t or e a l i z ea s y n c h r o n o u sd e s i g nf u n c t i o n t h er e a l i z a t i o nw a sq u i t es i m p l ea n di th a d b e n e rt e c h n o l o g ym i g r a t i o n p o t e n t i a l w i t l lt h ev e r i l o gh d ld e s c r i p t i o nl a n g u a g ea n d q u a r t u s 5 0w h i c hi st h ef p g ad e v e l o p m e n tp l a t f o r m a s y n c h r o n o u sf i rf i l t e r i n t e r f a c eb a s e do n4 - p h a s eb o u n d l e d d a t ah a n d s h a k i n ga n da s y n c h r o n o u sc o r d i c a l g o r i t h mi n t e r f a c eb a s e do n2 - p h a s eb o u n d l e d - d a t ah a n d s h a k i n gw e r ed e s i g n e db y t h i sm e t h o d t h r o u g hs i m u l a t i o na sw e l la st h er e s u l ta n a l y s i s ，i tw a sf e a s i b l e i na d d i t i o n ，t h i sp a p e ra l s op r o p o s e do n em e t h o df o ra s y n c h r o n o u sf i f od e s i g n i tu s e dt h eh a n d s h a k i n gs i g n a lt os y n c h r o n i z et h ea d d r e s so ft h ef i f o t h i sd e s i g n p r o p o s a lw a sc o m p l e t e da n dc o n f i r m e di nq u a r t u s l i5 0 t h er e s u l ti n d i c a t e dt h a t ，t h i s p l a nh a dt h eu n i q u es u p e r i o r i t yo n 也ea d d r e s sn u m b e ra b s o l u t e n e s s k e yw o r d s ：s o c ，g a l s ，f i r , c o r d i c ，f i f o 独创性声明 本人声明所呈交的学位论文是本人在导师指导下进行的研究工作和取得的 研究成果，除了文中特别加以标注和致谢之处外，论文中不包含其他人已经发表 或撰写过的研究成果，也不包含为获得苤鲞盘堂或其他教育机构的学位或证 书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中 作了明确的说明并表示了谢意。 学位论文作者签名： 叶未白 签字日期：少旬年否月l71 9 学位论文版权使用授权书 本学位论文作者完全了解一墨鲞盘茔有关保留、使用学位论文的规定。 特授权：叁洼盘堂可以将学位论文的全部或部分内容编入有关数据库进行检 索，并采用影印、缩印或扫描等复制手段保存、汇编以供查阅和借阅。同意学校 向国家有关部门或机构送交论文的复印件和磁盘。 ( 保密的学位论文在解密后适用本授权说明) 学位论文作者签名： 叶轫 l 导师签名： 土q 事 乙飞 签字日期： j 。刁年月，7 日 签字日期：o 口7 年石月7 日 第一章绪论 1 1 引言 第一章绪论 在数字电路设计领域，如果以电路的动作方式区分，我们可将其分为同步设 计和异步设计。同步设计是指，所有的电路动作的切换是在某一个信号的上升沿 或下降沿切换，此信号即为时钟信号。严格地说，只要数字电路不属于同步设计， 即归类为异步设计。 早在1 9 5 2 年的伊利诺斯州学术会议上，异步技术的概念与同步技术概念同 时被提出。但是异步电路设计一般难度较大，而且支持异步系统设计的e d a 工 具较少，使得异步技术一直没有在实际中广泛使用，而同步技术却在数字系统设 计领域占据了统治地位。 如今，在复杂的s o c ( s y s t e m s o n - c h i p s ，即片上系统) 系统设计中，利用单 一时钟难以实现整个系统的正确操作。由于某些参数通过芯片后变化很大，要想 控制时钟或全局信号偏斜【l 】就要付出巨大代价，有时甚至是不能控制的；同时， 为了将信号同步到统一的时钟上，系统消耗的功率远多于所必需的。然而，异步 电路是通过握手信号而不是全局时钟来控制各个模块间的数据传输。与同步电路 相比，异步电路在低功耗、高速率、模块化性能、无时钟偏斜等方面具有突出的 优势。因此，s o c 设计迫切需要异步技术的渗入。 在过去的二十年中，异步s o c 设计在理论研究和模型实现上均有显著进步。 如今，对于复杂的异步系统设计来说，已经出现了一些成熟的技术和标准的模型， 并且对异步设计e d a 工具的研究与开发也逐渐深入。 在实际应用领域，异步设计方式也正逐渐被一些设计者所采用。一些国外知 名i c ( i n t e g r a t e dc i r c u i t ，即集成电路) 设计生产厂商，例如，f u l c r u m 公司和 h a n d s h a k es o l u t i o n s 公司，都已采用异步技术进行产品的研制与开发。不久前， f u l c r u m 公司发布了一款异步交叉开关芯片。现在，约有1 5 家制造商使用这款 芯片作为网络处理板上的总线交换器。 如今，大多数的嵌入式s o c 系统设计采用一种半异步化的技术，即g a l s ( g l o b a l l y a s y n c h r o n o u sa n dl o c a l l ys y n c h r o n o u s ，即全局异步局部同步) 技术【2 1 。 g a l s 技术指出：从局部而言，s o c 芯片内部的各模块采用同步电路设计方法； 而从全局而言，各模块彼此时钟独立，以各自工作频率独立运行，整块s o c 芯片 第一章绪论 不再需要统一的时钟控制，需要通信的模块通过专门的异步接口实现彼此间的数 据交换。因此，g a l s 技术具有异步技术的优点，但实现起来较异步技术简单， 其中异步接口设计是g a l s 系统设计的关键。 目前，国内异步技术的研究尚处于起步阶段，异步技术相关的资料较少，异 步电路设计还需要从单元电路模块做起。因此，对异步技术的研究具有重要的理 论意义和实践意义。 1 2 异步系统设计研究背景 1 2 1 同步s o c 系统设计面临的问题 目前，大多数的s o c 系统都是基于时钟的，或者说是同步的。同步设计基于 两个主要假设【1 】：第一，所有信号是二进制的；第二，时间是离散的。利用这两 个假设的主要目的就是简化逻辑设计。首先，假设信号是二进制的，使得设计者 能过通过简单的布尔数学体系来描述、构建逻辑。其次，假设时间是离散的，在 设计中就能忽略某些冒险和反馈。但是，这一假设也给同步s o c 设计带来诸多问 题。 ( 1 ) 时钟偏斜问题。时钟偏斜是指时钟信号到达电路不同部分的时间差。每 个复杂的s o c 系统都是由子系统构造而成，其中每个子系统都是一个有限状态 机。子系统用触发器( 寄存器) 存储不同的状态，从一个状态到另一状态的变化 依赖于全局时钟信号。触发器内的状态更新在时钟上升( 或下降) 沿完成。典型 的同步系统如图1 - 1 所示。基于时钟的系统只有在系统的所有部分同时受到时钟 触发时才能正确操作，这只有在时钟线上的延迟可以被忽略时才能做到。但是， 随着工艺的进步，s o c 系统设计越发的复杂化，从而使得时钟线上的延迟不可以 被忽略。因此，对于多数系统设计者来说，时钟偏斜问题成了复杂s o c 设计的 瓶颈。 图1 1 同步系统 第一章绪论 ( 2 ) 功耗问题。从理论上说，功耗应该与系统中做有用工作的各逻辑门相对 应。然而在同步系统中，很多逻辑门在作不必要的开关，仅仅是因为它们连接到 了时钟上，而不是因为它们要处理新的输入。实际上，最大的逻辑门就是时钟驱 动器本身。研究数据表明，时钟翻转所消耗功率占据了系统功耗的3 0 - 4 0 t 引。 ( 3 ) 系统运行速率的问题。在同步设计里，最长的组合逻辑延迟，即关键路 径【4 】延迟，将会影响系统的最高运行速度，即使这个系统的其他部分很简单，但 却被这个关键路径限制了运行速度，如图1 2 所示。图中的触发器皆是由相同的 时钟上升沿驱动，在上方的组合逻辑路径是较复杂的，占去很长的时间延迟，下 方的路径却只是一个反相器，可是时钟信号的周期就必须迁就上方的长延迟，而 使得下方的简单路径也必须耗去_ 个时钟周期的时间，系统的效率便因此大打折 扣。 一 c 1 k ， 叫 o c l k 。1 图1 2 复杂逻辑与简易逻辑的同步电路 ( 4 ) 电路面积。就占据晶圆面积而言，同步s o c 系统设计也不是最优的。因 为同步设计往往用到大量的触发器，而触发器由好几个逻辑门组成。与存储元件 相比，触发器占据约3 倍存储元件面积f 4 】。 综上所述，在复杂的s o c 系统设计中，同步技术在克服时钟偏斜、低功耗、 高速率、节省电路面积等方面都不是最佳设计技术。有些系统甚至不能使用同步 技术设计，因此，s o c 设计迫切需要异步技术的渗入。 1 2 2 异步系统设计的优点 异步电路设计理论仍然假设信号是二进制的，但是却摒弃时间离散这一假 设。在异步设计思想中，信号时间是连续的，在任何信号有效时刻都可以采样。 这样，系统能够利用的有效时间加长，而且系统性能提升的潜力加大。 第一章绪论 与同步设计相比，异步系统设计在以下几方面都具备较大的优势： ( 1 ) 不受时钟偏斜( c l o c ks k e w ) 的影响。由于异步系统中不存在全局时钟， 因此也就不存在时钟偏斜问题，这在深亚微米工艺下，可以大大降低设计的后端 处理难度。 ( 2 ) 低功耗。由于异步系统是通过握手信号而不是全局时钟来控制各个模块 的操作，因此各模块是按需而动，不会做任何无效的操作，从而大大降低了功耗。 ( 3 ) 平均情况下的性能取代最坏情况下的性能。异步系统工作性能是以系统 中各条指令的平均速度为基准的，而同步系统则是以指令的最慢速度为基准的。 因此，在对异步系统的速度性能进行优化的时候，不需要像同步系统那样，专门 对关键路径上的模块进行优化。对异步系统中任何一个模块进行速度优化，都会 对系统的平均速度有所改善。 ( 4 ) 对互斥信号以及对外部信号的健壮性较好【5 】。由于同步系统中信号的采 样是由时钟来控制的，所以互斥信号的稳定时间过长或者外部信号输入延时过长 都会导致系统不能正常工作。而异步系统对信号的取样是通过握手信号控制的， 故而可以等待足够长的时间，不会造成误操作。 ( 5 ) 工艺移植的潜力较大。不同的生产工艺所做的器件延时不同，并且所布 线条的r l c 参数【5 】不同可能造成的路径延时不同。在同步系统中，由于信号取样 时问是固定的，因此，器件或路径的延时可能造成无法取样有效信号，使得系统 不能正常工作。但是在异步系统中，由于信号时间是连续的，在任何信号有效时 刻都可以取样，因此系统可以正常工作，不会受工艺参数改变的影响。 ( 6 ) 自适应电路物理特性强。电路的延时不仅与制作工艺有关，还与温度及 电源电压有关，因此，同步电路必须以最坏情况下电路的物理特性来设计时钟。 然而，异步电路的子系统只要接收到前端系统的请求信号就会启动，在没有请求 信号时电路处于闲置状态，所以异步电路工作在当前电路物理特性允许范围内。 综上所述，与同步系统相比，异步系统在无时钟偏斜、低功耗、适应性强等 方面有明显的优势。因此，在当今同步s o c 系统设计遇到诸多瓶颈时，系统设 计者自然会把目光投向异步技术。 1 3 异步系统设计存在的问题 实际上，异步设计技术并不是近几年才流行起来的一个全新理念。早在1 9 5 2 年的伊利诺斯州学术会议上，异步技术的概念与同步技术概念同时被提出，而异 步技术受到当时的技术水平与设计观念影响却始终没有在实际中得到广泛的应 用，主要原因是： 第一章绪论 首先，异步电路设计较同步设计难度大。在同步系统中，设计者可以简单地 定义组合逻辑和触发器来实现所要求功能，并通过设定足够长的时钟周期，就能 将所有的冒险消除。相反，异步系统设计者要特别注意电路中的冒险问题。还有， 在同步系统中，系统动作是由时钟决定的，而异步系统中是由逻辑控制来实现的。 对于复杂的异步系统，靠手动解决这些问题是非常困难的。 其次，缺乏成熟的异步设计e d a 工具。因为有些异步设计方法只允许代数 操作( 例如结合、交换、德摩根定律等) 进行逻辑处理，许多用于同步设计的 e d a 工具不适合异步电路设计。 ， 最后，异步电路通常需要额外时间传输控制信号或握手信号，因此，这可能 会增加系统平均情况下的延迟。 虽然异步系统设计还存在一些问题，但其发展与应用仍是不可阻挡的趋势。 如今，许多公司针对市场上同步设计产品存在的问题积极地开发相应的异步产 品，利用异步技术所能实现的高性能、低功耗及低成本等优点来满足市场的需求。 在一些嵌入式消费电子产品和移动装置的复杂s o c 设计中，半异步化的g a l s 技术正逐渐成为主流的系统设计技术。实际上，g a l s 技术是s o c 设计异步化的 一种趋势。 目前在一些大学，如剑桥大学、利兹大学，丹麦科技大学等，以及异步系统 设计的研究机构和公司正致力于异步系统设计e d a i 具的研究，并且已经出现了 诸女u v s t g l ( v i s u a ls i g n a lt r a n s i t i o ng r a p h sl a b ，即可视化信号转换图试验室) 、 t a s t ( t o o lf o ra s y n c h r o n o u sc i r c u i t ss y n t h e s i s ，即异步电路综合工具) 等用于异 步设计、自动综合及布局布线的工具【6 】。 总之，异步设计还存在一些缺点，但是就目前同步系统设计存在的问题以及 市场的需求来看，异步系统设计方法将被越来越多的设计者采用。今后，在复杂 的s o c 设计中，异步技术势必会有更大的发展空间，甚至取代同步技术。 1 4 本文的主要工作 本文完成了以下几个方面的理论研究工作： 1 分析同步s o c 系统设计所面临的问题，由此引出异步系统的相关概念， 并论述讨论异步系统设计的优缺点。 2 对异步s o c 系统设计方法进行理论研究，重点研究异步系统中电路级模 块信号传递的常用模型，握手协议以及信号转换图。 3 研究g a l s 系统中延时非敏感的异步接口电路设计理论，分析通过信号 转换图综合出基于握手协议的异步接口电路的方法。 第一章绪论 本文主要完成的设计工作： 1 运用异步系统设计理论以及g a l s 设计思想，在q u a r t u s i l 5 0 环境下， 借助v e r i l o gh d l 语言，设计基于四相捆绑握手协议的异步f i r 滤波器接口电路， 以及基于两相捆绑握手协议的异步c o r d i c 算法接口电路，对设计进行波形仿 真与结果分析。 2 通过设计异步f i r 滤波器，总结出一种基于存储器和状态机实现异步握 手接口电路的全新方案，给出此方法的设计流程。 3 提出一种利用握手信号实现异步f i f o 电路的方案，并将此设计方案与 传统的应用格雷码地址指针方案做比较，分析此方案的优缺点。 1 5 论文结构 第一章为绪论，分析目前同步s o c 设计存在的问题，提出异步技术在s o c 设计中的优势，并分析目前异步技术在实际应用中所面临的问题。 第二章详细介绍异步s o c 系统设计方法论。重点介绍异步系统设计中电路 级模块信号传递的常用模型、握手协议、以及信号转换图。 第三章重点介绍g a l s 系统中延迟非敏感的异步接口电路设计理论，总结通 过信号转换图综合出基于握手协议的异步接口的方法。 第四章为g a l s 系统中基于四相捆绑握手协议的异步f i r ( f i n i t ei m p a c t r e s p o n d e n c e ，即有限冲激响应) 滤波器接口电路设计。主要介绍了f i r 滤波器 的原理，重点分析异步接口电路互联模型及原理，并给出此设计的波形仿真结果。 最后，通过该设计提出一种基于存储器和状态机实现异步握手接口电路的方法流 程。 第五章为g a l s 系统中基于两相捆绑握手协议的异步c o r d i c ( c o o r d i n a t e r o t a t i o n a ld i g i t a lc o m p u t e r ，即坐标旋转计算机) 算法接口电路设计。主要介绍 了c o r d i c 算法的原理、接口电路设计原理、设计的波形仿真及结果分析，并 将其与基于四相握手协议实现的异步c o r d i c 算法接口电路进行对比。 第六章为基于握手信号的异步f i f o ( f i r s ti nf i r s to u t ，即先进先出) 接口 设计。主要介绍了异步f i f o 的工作原理及设计的两个难点，重点讨论了基于握 手信号的异步f i f o 原理，给出波形仿真结果及分析，对比该设计方案与传统设 计方案的异同，总结该设计的优缺点。 第七章对全文进行了总结，并提出今后要做的工作。 第二章异步设计方法论 第二章异步设计方法论 早在1 9 5 2 年，异步系统设计的思想就被提出，但是一直没有在实际中得到 广泛应用。在2 0 世纪9 0 年代中期，当利用同步技术设计复杂s o c 芯片遇到诸 多瓶颈时，异步技术又重新受到重视。 本章以异步s o c 系统设计中常用的信号传递模型为主线介绍异步设计方法 论，将介绍两种模型，即延时绑定模型( b o u n d e d - d e l a ym o d e l s ) 和延迟非绑定 模型( u n b o u n d e d d e l a ym o d e l s ) ，而每种模型又包括多种形式的电路。然后介 绍握手协议及信号转换图，这两种技术是本文进行控制接口设计的关键技术。 2 1 延时绑定模型 延时绑定模型是以所有电路单元及传输线的延时确定为已知或者有界为前 提的。在这类模型中，设计思想与同步系统相似，是以时问来衡量信号的有效性， 即认为在等待足够长的时间后，一定能够得到有效的输入信号或者输出信号。但 是在进行系统设计时，没有全局时钟存在，使得系统的布线难度和功耗均小于同 步系统。 这种模式的电路分为四种【1 】：由d a h u f f m a n 设计的哈夫曼( h u f f m a n ) 电路， 扩展型哈夫曼电路，霍拉尔( h o l l a a r ) 电路以及突发模式( b u r s tm o d e ) 电路。 2 1 1 哈夫曼电路【7 】 哈夫曼电路的逻辑构成与同步电路非常相似，其优点是设计简单。在电路中， 通过向路径中插入延时单元来调节各条路径的延时情况，以避免误操作或毛刺的 出现。哈夫曼结构见图2 1 所示。 哈夫曼电路可以用综合表格形式表示，如图2 2 所示。这种表格与真值表相 似，每行表示一个内部状态，每列表示一个组合输入。表内的每个位置表示将要 转移的下一状态( 为了与当前状态区分，用，表示下一状态) 及当前输 出值。 设计哈夫曼电路时要特别考虑几个问题。首先，由于没有全局时钟用来同步 输入信号，在多个输入改变时可能会引起输入变化的中间状态，系统必须保证有 正确的操作。例如图2 - 2 所示，系统输入没有直接由“o o ”转换到“1 1 ，而是 第二章异步设计方法论 先瞬时变成“0 1 ”或“1 0 ”。因此对于状态1 ，要加上限定条件：在输入为“0 1 ” 和“1 0 ”时，系统必须保证在状态1 。 l 2 3 图2 - 1 哈夫曼结构图 0 00 11 11 0 ，0 2 ，o ，0 3 ，1 1 ，o，1 ( a ) 流程图( b ) 状态转移图 图2 2 哈夫曼电路的表示形式 另外，还必须考虑冒险的消除问题。有两种形式的冒险，即静态冒险和动态 冒险【l 】。静态1 冒险是指输出应该保持为1 ，但是出现了瞬时0 态。例如，要实 现图2 3 所示卡诺图表示的电路，假设所有的逻辑f - 1 ( 包括反向器) 有1 个时间 单位的门延时，并假设当前状态( 彳，b ，c ) = ( 1 ，1 ，1 ) ，在这种状态中a b - - 1 ， 且输出为1 。如果b 由1 变成0 ，就进入下一状态( 1 ，0 ，1 ) ，输出应该保持为1 。 然而，因为反向器有延迟，上面的与门先输出0 ，而后下面的与门才输出1 ，这 样输出端瞬时输出0 。因此这个电路出现静态1 冒险，为了使电路可靠运作必须 消除此冒险。同样，还有静态0 冒险，是指输出应该保持为0 ，但是出现了瞬时 1 态。而动态冒险是指信号本应发生一次转换( 0 1 ，或1 一o ) ，但是却发生三 次以上转换( 如0 1 0 1 或l 一0 一l 一0 ) 。 静态和动态冒险都是由一个输入改变产生的，在与或门形式电路中，可以通 过增加一个额外的逻辑单元消除冒险。这种与或形式电路不会产生无效值，也就 是说，与门不能既包括某变量又包括此变量的非。在上例中，增加a c 单元能消 第二章异步设计方法论 除静态l 冒险。当电路从状态( 1 ，l ，1 ) 到( 1 ，0 ，1 ) ，a 和c 保持为1 ，且 a c 单元保持1 。但是，当有多个输入发生改变时，这种办法就不能保证电路可 靠运行。对于图2 3 ，假设当前状态为( 1 ，i ，0 ) ，b 和c 改变后得到下一状态 为( 1 ，0 ，1 ) 。如果输入c 的电路延时较大，电路将会瞬时处在状态( 1 ，0 ，0 ) ， 此时输出将会变成0 ，即出现了静态冒险。所以设计时应改变电路延时，以保证 电路通过状态( i ，1 ，1 ) ，而不是状态( 1 ，0 ，0 ) 。但是如果卡诺图中状态( 1 ， l ，1 ) 输出结果也是0 ，就没有中间状态保证有正确的输出，这样就会有不可避 免的冒险存在。通常采用的办法是设定一个限制条件，每次只允许电路的一个输 入发生改变。 ( a ) 卡诺图( b ) 电路实现 图2 3 存在冒险的电路实例 2 1 2 扩展型哈夫曼电路 1 】 哈夫曼电路中的限制条件虽然简化了逻辑设计，但是大大增加了循环时间， 使得这种电路的使用价值不是很高。如果没有这些限制会得到很多的益处，扩展 型哈夫曼电路就是基于这种思想。当多个输入改变时，如果没有一个专用的单元 包含此变化的起始点和结束点就可能产生冒险。然而，如果存在这样一个单元能 够覆盖整个改变，那么就不需要哈夫曼电路中的限定条件了。例如，对于函数 么啦e 例，当彳为1 时，输入b ，c ，d 可任意改变。通常输入彳不能与输入 b ，c ，d 同时改变，因为当么由l 变成0 时，f c b , g 驯可能由0 变成l ，这就产 生了冒险。因此，这种办法还不能彻底消除哈夫曼电路中的限制条件。 扩展型哈夫曼电路在一定程度上消除了哈夫曼电路中的限制条件，其电路的 实用性得到了提高，但是这种电路对状态机的状态转移限制较大，有时无法从一 个状态转移到另外一个状态，需要中间过渡状态。此外，这种状态机在实现分支 状态转移时难度较大，不利于实现大系统的状态机。 第二章异步设计方法论 2 1 3 霍拉尔电路7 】 霍拉尔电路最早是由h o l l a a r 提出的，它允许输入变化的完成时间较哈夫曼 电路中假设的时间早。图2 4 所示为h o l l a a r 建立的一个独热编码( h o te n c o d e ) 异 步状态机，每个状态比特都是由置复位触发器产生( 例如，与非门5 ，6 构成的 置复位触发器产生状态k ) 。当前一个状态比特及传输函数均为真时( 也就是说， 对于状态k ，当前处于状态时，传输函数s 为真) ，启动置位输入，当下一状 态为真时( 从门9 到f - j6 的连接) ，启动复位输入。这种机制超越了简单直线状 态机，并且在异步状态机中允许并行执行。 图2 - 4 所示为霍拉尔电路的一个基础应用，这个电路存在一些缺陷。假设图 2 - 4 所示电路正处于状态d ，s = a ，弘一彳吓仍e 功，并假设输入彳由0 变到1 ， 邢，e 驯为真，则s 变成真，状态比特足置位。但是，因为丁是一个复杂函数， r 由真变成假所需的时间要比s 变化所需的时间长。如果门4 和门5 的门延时比 r 和s 变化所需的时间差短，那么门7 将会产生冒险，这样可能会使状态比特三 置位或者产生振荡。因此，该电路就不能正确实现所规定的状态机功能。 图2 - 4 霍拉尔连续状态机 尽管霍拉尔电路存在缺陷，但是这种模型降低了哈夫曼电路中的假设要求。 在图2 - 4 中，哈夫曼电路假设要求输入信号状态转移间隔必须大于六级门延时。 例如，在s 变成真之后( 系统将会从状态j 进入状态k ) ，电路稳定之前，门元 件必须以顺序4 5 6 3 2 4 启动。然而，在三个门延时之后( 4 5 6 ) ， 状态比特x 就正确置位，并且s 可以进行下一次变化。这是哈夫曼电路假设所 需的六级门延时的一半。还有，在门5 变成真后，门7 可以启动且状态上开始变 化。只要门延时相对统一，状态比特j 和k 将会被复位，并且状态三被置位。 虽然在极短的时间内会使比特山k ，三同时为真，但系统最终会到达正确的状 态。这只是在输入之间( 对于转换4 5 ) 两级门延时的分解，但输入转换速率 第二章异步设计方法论 是所需六级门延时的三倍。然而，在通常情况下，一个状态要传送给多个后继电 路的输入端，这就需要五级门延时来避免无效转移的干扰。这也忽略了这样一个 事实，如果状态比特变化的很快，可能会在接收这些输出时产生冒险。 2 1 4 突发模式电路7 】 突发模式采用了与前面三种异步电路完全不同的结构，这种模式更接近同步 设计风格。突发模式设计风格是由n o w i c k ，y u n ，和d i l l t 8 】- 【1 1 】在h p 实验室的d a v i s ， s t e v e n s 和c o a t e s 1 2 】的原有工作基础上发展起来的。这种模式的电路通过在模块内 部生成由状态机控制的时钟信号来控制信号的锁存及状态的转移，且各模块生成 的时钟是相互独立的，如图2 - 5 ( a ) 所示。 突发电路的功能可以通过标准状态转移图来规范，如图2 - 5 ( b ) 所示，其中每 条弧线由一组非空输入( 一个输入突发) 和一组输出( 一个输出突发) 标注。与 同步电路中的作用相似，假设给定一个状态，输入信号只能是规定的能够脱离这 种状态的输入突发之一。这些输入信号的顺序可以任意，并且状态机在历经全部 输入突发时才做出反应，之后状态机启动规定的输出突发，且进入下一个规定的 状态。突发模式要求在系统对以前输入突发做出反应之后才允许新的输入，因此 这种模式仍然需要哈夫曼电路中的限制条件，但只是在不同的输入突发变化之间 才需要。另外，一个输入突发不能是另一个能够脱离同样状态的输入突发的子集。 这样是为了在一个完整的输入突发之后，状态机能正确的做出相应的反应。例如， 在图2 5 ( b ) 所示的状态机中，不能增加从状态彳到状态d 的输入突发“口+ 6 + 一”， 因为在状态a 之外的其它输入突发将会是这个输入突发的子集。 bcszy s o 一 o oo o i1o olo o loio 0lo l1lol l1 l 1lll l 1 1 11 11lll ooo l 00 0 ( a ) 原理图( b ) 电路规范( c ) 真值表 图2 5 突发模式电路 第二章异步设计方法论 突发模式电路的设计难点在于本定时钟的生成部分，它要求本地时钟完全没 有毛刺和亚稳态，且在任意状态下可以由多种状态触发。图2 - 5 ( b ) 所示的例子是 为了说明状态机是如何工作从而产生本地时钟的。这种状态机有一个状态比特s ， 当状态机在状态d 时s 为真，否则s 为假。这个规范的真值表如图2 - 5 ( c ) 所示。 假设电路稳定在状态彳，所有输入和输出都为0 。在一个稳定状态，本地时钟为 低，数据通过相位l ( p h a s e 1 ) 动态锁存器传输。首先发生的变化是a 和b 被置 为1 。这种情况比较简单，因为状态机没有改变状态，s 仍然稳定为0 态，本地 时钟没有被触发。唯一的作用是一旦a 和b 变化完成，产生z 的组合逻辑单元输 出变为1 ，并且通过相位1 动态锁存器将值传给输出。当输入c 也变成1 时，状 态发生改变。首先，组合逻辑输出和状态比特发生相应变化，使得x = l ，y = l ，s 量l ， 且本地时钟被触发。在本地时钟线上增加延迟，这样，所有的输出和状态改变将 会在时钟触发之前就已经通过相位1 动态锁存器。一旦时钟触发，相位1 动态锁 存器将被禁用，相位2 静态锁存器允许数据通过，并且新状态比特反馈到输入端。 由于状态1 锁存器被禁用，任何新值或冒险均被忽略。当新状态比特的输入将本 地时钟复位时，相位2 静态锁存器被禁用，相位1 动态锁存器再次成为数据通路， 等待新的输入信号。 由于本地时钟的存在，避免了先前讨论的哈夫曼电路中的冒险现象，并且标 准状态机中的技术也可以用于突发模式电路中。这种结构和设计思想更接近于同 步电路，设计难度较低，易于推广。对于输出逻辑，还需要哈夫曼电路中所必需 得冗余单元，并且必须考虑动态冒险1 1 3 j 的问题。 2 1 5 延时绑定模型的缺点 通过以上讨论，可以将复杂同步系统中的延时模型用于延时绑定设计中，但 有一些普遍存在的问题限制这种设计方法的发展。主要原因是这种电路通常不仅 仅是一个简单的小状态机，而是由多个控制状态机和数据路径单元组成的复杂系 统。因此，这种设计方法存在以下问题： 首先，延时绑定方法论没有设计数据路径单元。这是因为数据路径单元往往 有多个输入信号并行发生变换，且延时绑定模型中的假设不适合限制数据路径单 元中的并行变换； 第二，哈夫曼电路和突发模式电路通过增加延迟单元来避免冒险，降低了电 路性能； 第三，必须根据电路输入数据及物理特性的最坏情况插入延迟，这就导致最 坏情况的性能； 最后，当多个状态机串联时，延时绑定模型存在附加时滞( a d d i t i v es k e w ) 第二章异步设计方法论 问题。第一个状态机的输入不仅仅要服从第一个状态机的输入定时约束还要服从 后面状态机的输入定时约束。很明显，系统的吞吐量会大大降低。增加流控制 ( f l o w c o n t r 0 1 ) 可以克服这一缺点。 2 2 延时非绑定模型【7 】 与延时绑定模型不同，延时非绑定模型假设逻辑单元及连接线的延时都是不 确定的，这种假设使得电路结构有很大变化。通常，逻辑单元及连接线延时不确 定这一假设使得信号传输协议更加复杂。然而，这种方法确实解决了延时绑定模 型中的某些问题。在延时绑定模型中，假设子系统有足够的时间处理当前输入， 处理完之后才接收新的输入。而在延时非绑定模型中，无论系统等待多长时问都 不能保证输入被正确接收，这就要求信号接收器通知发送器何时已经接收到信 息。 本节将介绍两种延时非绑定模型：延时非敏感( d e l a y i n s e n s i t i v e ) 电路【7 1 、 准延时非敏感( q u a s i d e l a y i n s e n s i t i v e ) 电路以及速率独立( s p e e d i n d e p e n d e n t ) 电路【5 1 。 2 2 1 延时非敏感电路 延时非敏感( d i ) 是以逻辑单元及连接线的延时均不确定为前提，如图2 - 6 所示。图2 - 6 中有3 个单面，b ，c ，其中单面的输出信号是单元b 和c 的输入。 在图2 - 6 中，延时非敏感意味着延时以，磊，如，西，以及名是任意的。 图2 - 6 带有门延时及线延时的电路部分 延时非敏感模型具有独特的数据传输方式。在同步电路中，假设数据线上的 值只有在给定的时刻是有效的，并且在此时刻才使用这一有效信号。在延时绑定 模型中，假设逻辑单元及连接线延时是已知的或者