（电路与系统专业论文）6比特超高速全并行模数转换集成电路设计.pdf

摘要 摘要 a d 转换器是现代通信、雷达、声纳以及众多消费电子产品中的关键器件。作为模 拟与数字电路的接口电路的关键，高性能的模数转换器对设计系统的实现至关重要，而 当今科学技术的发展对a d 转换器性能，特别是速度上的要求越来越高，甚至成为决定 设备性能的关键因素。 本文对现今的各种高速的模数转换器的结构进行了分析，并选择了全并行结构 ( f l a s h ) 模数转换器作为设计课题的研究方向。论文从原理入手，系统分析了全并行 结构的模数转换器的功能与特性，根据功能划分各个子模块并分别就各个子模块予以研 究，在全并行模数转换理论的研究基础上着手实际电路的设计。高速模数转换集成电路 设计对电路模块的失调电压、带宽等性能有很高的要求，因此本文针对各个模块的设计 分别进行了具体分析和优化，设计出高速比较器和相应的纠错电路。仿真结果表明， 1 6 6 m h z 输入信号在1 g h z s 采样时有效位达5 9 比特。积分非线性和微分非线性的最 大值分别为0 4 l s b 和0 2 l s b ，1 g h z s 采样时功耗约为4 0 0 m w 。电路采用o 1 8 微米 c m o s 工艺，电源电压1 8 伏。 关键字：模数转换器、全并行、高速、数字纠错 a b s t r a c t a b s t r a c t a n a l o g t o d i g i t a l ( a d c ) c o n v e r t e ri st h ek e yd e v i c eo fa d v a n c e dc o m m u n i c a t i o nr a d a a c o u s t i cs u s c e p t a n c ea n dm a n yc o n s u m ee l e t r o n i c s a sas p e c i a li n t e r f a c ec o n n e c t sw i t h a n a l o ga n dd i g i t a lc i r c u i t s ，h i g hp e r f o r m a n c ea n a l o g - t o d i g i t a lc o n v e r t e ri sm o r ea n dm o r e i m p o r t a n ti nw h o l es y s t e md e s i g n n o wt h ed e v e l o p m e n to ft h et e c h n o l o g yh a sm o r en e e do f t h ep e r f o r m a n c eo ft h ea d c ，e s p e c i a l l yt h es p e e d i te v e nh a sb e c o m et h ek e yf a c t o ro ft h e d e v i c ep e r f o r m a n c e t h i sp a p e rc h o o s e sf l a s ha d ca sao b je c tt os t u d ya f t e ra n a l y s i s s o m eh i g hs p e e da n d r e s o l u t i o na d cs t r u c t u r en o w a d a y s b e g i n n i n g 、v i t ht h ep r i n c i p l eo ft h ef l a s ha d ct h e t h e s i sa n a l y s i si t sf u n c t i o na n dc h a r a c t e r i s t i c s ，t h e np a r t ss y s t e mi n t os o m es u b - m o d u l e st o f u r t h e rr e s e a r c h b e c a u s eo ft h en e c e s s i t yo ft h eh i g h - s p e e da d co f f s e t ，b a n d w i d t ho ft h e o p - a m pt h a t i sv i t a lf o rt h es y s t e md e s i g n ，o p t i m i z a t i o nf o rd i f f e r e n tb u i l d i n gb l o c k sa n d d i g i t a le r r o rc o r r e c t i o na r eu s e di nt h i sp a p e r t h es i m u l a t i o ni n d i c a t e dt h a ti tc a na c h i e v e s5 9 b i t sf o ri n p u t 仔e q u e n c yu pt o16 6m h za t1g s a m p l e s t h em a x i m u ms a m p l i n gs p e e di s 1g h z s i m u l a t e dp e a ki n la n dd n la r el e s st h a n0 4 l s ba n d0 2 l s b ，r e s p e c t i v e l y t h i s a d cc o n s u m e sa b o u t4 0 0m wa t1g s a m p l e s t h ec h i pf a b r i c a t e di n0 18 一“mc m osp r o c e s s t e c h n o l o g y1 8 vs u p p l y k e y w o r d s ：a n a l o g - t o - d i g i t a lc o n v e r t e gf l a s h ，h i g hs p e e d ，e r r o rc o r r e c t i o n i i 东南大学学位论文独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究 成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发 表或撰写过的研究成果，也不包含为获得东南大学或其它教育机构的学位或证书而使用 过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明 并表示了谢意。 研究生签名： 东南大学学位论文使用授权声明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的 复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内 容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论文被查阅和借阅，可 以公布( 包括刊登) 论文的全部或部分内容。论文的公布( 包括刊登) 授权东南大学研 究生院办理。 研究生签名了血盔童。 导师签名日期：迎：! ：丝 第一章绪论 第一节概述 第一章绪论 数据转换系统是连接模拟世界和数字系统的级带，其实现形式是模拟数字转换 ( a d c ) 和数字模拟转换( d a c ) 。电子式模数转换和数模转换电路的发展历史最早可 追溯到二次世界大战末期。当时信息论学科正在崛起，它使得数字通信技术得到迅速发 装。理论和实践都涯胡，数字通信萃中可靠、经济、绦密和方便的逶汛方法。摄然，要 实现数字通讯，首先要在发射端必须将所要传送的声音、图片等连续变换的模拟量转换 艘相应豹、分离的数字量发送出去；在接收端，还必须将所接收的数字量还原戏声音、 图像等模拟量。为此，人们开始研制和发展了模拟数字转换和数字模拟转换电路。 随着计算极技术、多媒傣技术、信号处理技术、微电子技术的发展，电子投零的应 用已经逐渐渗透到军事和民用领域的各个角落，不断推出先进的电子系统。在现代先进 的电子系统前端和后端都袋用到数据转换器，以改善数字处理系统的性能特别是诸如雷 达、声纳、高分辨率视频和图像显示、军事和医疗成像、高憔能控制器与传动器，良及 包括无线电话和基站接收机在内的现代数字通信系统应用对高速、高分辨率模数转换器 的需求不断增加。 模数转换和数模转换集成电路的研究对通讯等领域的发展起着至关重要的作用。但 楚，这骜尖端核心技术的电路目懿大部分依靠国外递弱，霞此，开发具有彦主鳃识产毅 的混合信号处理系统集成电路，特别是超高速的a d 转换芯片，这对我国通信、信息技 术的发震其有举足轻重的传用。 第二节模数转换概述及发展趋势 模拟数字转换是将模拟信号转换成数字信号；数字模拟转换是将数字信号转换成模 熬信号。模拟数字转换系统由按混迭滤波器、采样保持、嚣化、编秘及露钟与控苇l 电 路组成，其中抗混迭滤波器将输入模拟信号频带以外的信号滤除；采样电路在采样时钟 控制下对输入信号采样成为时间离散信号；保持电路褒变换过程中保持采样值不变；量 化电路将采样值交换为最接近的由二进制数字表示的值：时钟控制电路提供变换电路所 需时钟信号并按变换过程控制各部分电路的动作。在具体模数转换电路中，量化和编码 过程往往结合在一起。 模数转换和数模转换是混合信号处理系统中的关键部分。随着半导体技术的连续发 展和器件技术尺寸的持续缩小，数字电路已经同时达到高速车睚低功耗。这种趋势对混合 东南大学硕士论文 信号集成电路( i c ) 的发展产生了以下几个影响：首先，系统的工作更多的由数字电路 完成而不是由其相应的模拟部分完成；其次，为了充分发挥先进工艺的优势，模数转换 和数模转换的速度必须紧跟工艺的发展速度；最后，研发费用和性能的限制使得混合信 号处理系统很难在单片上实现很高的集成度。 由此可以看出模拟电路设计的几个重要的发展趋势：首先，在模拟解决方案的优势 明显优于数字解决方案的情况下，前端模拟信号处理和数据转换( 包括防混迭滤波器) 的作用仍然是非常重要的；其次，在视频和通信应用方面，模拟和数字领域的数据传输 速率持续增加，从而在数据转换电路设计的上提出了新的挑战；再次，当一个数据转换 电路与大量数字电路共存一个芯片时，它将承受大量的衬底噪声和电源噪声，因此数据 转换电路的抗噪声能力成了设计混合信号处理系统的最重要的环节；最后，数据转换电 路的功耗是当今应用领域的一个非常重要的参数，它将对便携式产品的封装成本和电池 的寿命产生很大影响。通常，对给定的精度和转换速度，模数转换比数模转换需要更高 的功耗和电路复杂性。因此，模数转换电路常表现为高性能混合信号系统的瓶颈。 但是目前雷达、声纳、高分辨率视频和图像显示、军事等重要的应用领域对高速甚 至超高速p a l ) 转换集成电路有大量的需求，而这些又不能长期依赖国外进口。因此，为 了缓解这些应用的需求，需要自己研发具有自己知识产权的高速、超高速a d 转换系统。 第三节本论文的研究意义及论文的组织 本论文介绍了一种6b i t 全并行超高速模数转换集成电路的设计，通过分析现有的 国内外模数转换集成电路的发展状况，自行设计并独立完成了电路的仿真和版图工作。 仿真结果表明在1 6 6 m h z 信号输入1 g h z 采样率时，信噪比达到3 7 8 d b ，有效位为 5 9 b i t ，功耗小于5 0 0 m w 。积分非线性和微分非线性的最大值分别小于0 5 l s b 和0 4 l s b 。 满足高采样速率、低功耗的要求。目前，国内自主研发的a d 转换芯片速度不高于2 0 0 m h z 。 因此，本集成电路的设计不仅可以形成具有自主知识产权的集成电路，而且可以解决现 有同类产品用于通信等领域的产品来自于进口的现状。 本论文第一章为绪论，简要介绍论文的选题背景；第二章数据转换系统与指标体系， 将首先介绍数据转换系统设计的静态参数和动态参数，然后介绍几种常用的高速模数转 换集成电路结构；第三章介绍本次论文的关键研究内容一一6 比特超高速全并行模数转 换集成电路芯片系统的设计分析过程，详细介绍各个模块的原理和设计方法；第四章将 介绍系统的仿真和版图的设计过程并介绍芯片测试；第五章是总结。 第二章数据转换系统与指标体系 第二章数据转换系统与指标体系 第一节概述 为了将数字信号处理器和模拟世界进行通信，就势必需要数据获取和重建电路：模 拟数字转换( a d c ) 将前端模拟信号获取并数字化，数字模拟转换( d a c ) 在后端处 理信号。图( 2 1 ( a ) ) 为转换器系统框图。 1 0 1 0 0 0 1 0 图2 1 ( a ) ：数字处理器和模拟世界接口系统 图2 1 ( b ) 为模拟数字转换系统的结构框图。抗混迭滤波器将输入信号频带以外的 信号滤除：抽样电路在抽样时钟控制下将输入信号抽样成为时间离散信号；保持电路在 变换过程中保持抽样值不变；量化电路将抽样值变换为最接近的由二进制数字表示的 值；编码电路将二迸制数字值变换为包括符号位的码字；时钟与控制电路提供变换器所 需时钟信号并按变换过程控制各个部分电路的动作。在具体的模拟数字转换器电路中， 量化和编码过程往往结合在一起。 输入模 拟信号 数字输 出信号 图2 - 1 ( b ) ：模拟数字转换系统框图 数据转换接口应用电路可以在很多消费产品中找到，如c d 机、数字照相机、电话 和高清晰数字电视，还有一些特殊的系统如医疗成像、仪器仪表、工业控制和雷达等。 现以其中一个例子来说明数据转换和数字信号处理的重要性。 东南大学硕士论文 。i 自# 目m i 目碉聚焦 i 电荷耦 图像稳定 i 合器件 模数转换 亮度，色度 数模转换 i 阵列 。t 。f i 鞴厩l 图2 - 2 ：便携式数码相机 图( 2 2 ) 是一个简单的便携式数码相机的框图。相机的前端由一个电荷耦合器件 阵列组成，根据光传感器而成比例输出电荷。由电荷祸合阵列输出的电荷包被感知并转 换成电压信号，并由模数转换模块将这个电压信号转换成数字信号。接下来的操作如自 动聚焦、缩放的动作由一个或多个数字信号处理器完成，处理后的数字信号由数模转换 生成模拟信号并记录在磁带上。 如果给照相机增加更多的功能并改进它的用户界面，图( 2 。2 ) 中的信号处理功能 原比在模拟世界多能实现的复杂的多。事实上，因为模数转换可以提供数字信号，这些 功能可以很简单的在数码相机上得以实现。 应用在不同视频系统的数据转换器因各自的情况而有所不同。在便携式的数码相机 中，转换器的速度在几兆赫兹到几十兆赫兹，精度在1 0 比特左右就满足系统要求，但 是功耗却必须最小。在高质量的媒体存储器中，精度的要求达到了1 2 比特到1 4 比特， 而在雷达和声纳军事领域以及数字成像系统中，转换器的要求却是几吉赫兹甚至几十吉 赫兹，精度要求在6 8 比特1 。 因为数据转换器的接口同时处理模拟和数字信号，因此如果使转换器具有与相应的 数字系统同样的性能，设计难度将会很大。这是因为数字电路设计的折中因素是速度和 功耗，而模拟电路的却是速度、功耗和精确度( 包括精度、动态范围和线性度) 其中的 任两个。另外，数字电路和模拟电路在同一芯片上共同工作，由数字电路产生的噪声容 易耦合到对噪声很敏感的模拟电路。这种噪声的耦合是通过电源线、衬底电流或相邻线 的交叉。 高性能的数据转换器常做成混合结构，不同部分的电路由不同的工艺制作而通过相 同的衬底互连。这种灵活性通常使的混合结构的电路比相应的单一电路取得更高的速 度，这也是这种电路得以发展的关键所在。 与数字电路设计不同的是，数据转换系统的集成性很难随着工艺尺寸的下降继承下 去。因为随着电源电压和器件尺寸的下降，许多没有预见到的效应会出现。例如，动态 第二章数据转换系统与指标体系 范围会越来越有限、器件的本征增益下降以及器件的失配增加。另外，许多其他的模拟 实际原则如器件噪声和器件特性的精确度控制通常在电路优化时被忽略。因此，获取所 需要的精确性成了模拟和混合信号设计的首要问题，通常必须要进行保守的设计和牺牲 一些速度和功耗。 九八旌彳座 ol11o 01 111 11111 图2 - 3 ：模数转换的接 | 模数转换是将幅度连续、时间连续的输入信号转换为幅度离散、时间离散的信号的 接口。图( 2 3 ) 更详细描述了这种结构的框图。首先，模拟低通滤波器将信号频带外 的噪声滤除以免引起混迭。接下来，对滤波器输出进行采样，从而产生时间离散信号。 最后，由数字信号替代时间连续的信号，从而产生数字输出。 以采样频率与信号带宽的比为标准将a d c 分为两类。一是奈奎斯特采样率结构 a d c ，即采样速率稍大于信号带宽的两倍。另一类是过采样结构a d c ，采样频率是奈 奎斯特采样率的数倍，并由随后的数字滤波器去除信号带宽外的噪声。这两种结构采用 截然不同的结构和设计技术。 第二节a d c 的性能指标 为了更全面的描述a d c 的性能，下面将介绍一些参数指标。其中包括如下几个a d c 设计相关的指标：微分非线性( d n l ) 、积分非线性( i n l ) 、失调误差( o f f s e te r r o r ) 和增益误差( g a i ne r r o r ) 用来描述转换器的静态特性，而信噪比( s n r ) 、总谐波失真 ( t d ) 、无杂散动态范围( s f d r ) 、信号与噪声加谐波失真比( s n d r ) 和有效位( e n o b ) 用来代表a d c 的动态特性 2 。 因为实际数据转换的实现过程中的电路元件的非理想特性，实际的输出传输曲线与 理想的传输曲线有所出入。为了在描述数据转换器的静态特性中区分实际值和理想值， 所有的实际值将加a 进行标注，也就是鼍。代表对数字值乃。的理想模拟值，而丘，k 代表 相应的实际值。 东南大学硕士论文 2 2 1 微分非线性( d n l ) 丑 嫔 帏 籁 模拟输入 图2 5 ：微分非线性 微分非线性( d n l ) 误差定义为非理想的数据转换的步长偏离理想的步长的差值。 其中非理想步长定义为实际转换时的相邻两个数字之间的距离，理想步长为最低有效位 ( l s b ) 。d a c 的d n l 可以定义为相邻两个模拟输出减去理想步长，可得： d n l = 瓦“1 一也女一 ( 2 - 1 ) 通常情况下会对这个误差进行归一化从而得到相对误差，可得： d n l ：墨：! ：! 二墨：! 二全 (22)k 上面的公式通常更适用于d a c ，因为模拟值可以在输出直接测量。对a d c 更多的 是利用传输点之间的差值来定义微分非线性，因为这种方法通过直方图测试很容易得到 3 。通常a d c 的微分非线性定义为： d n l ：垄：虻垄：! 二全 ( 2 3 ) “ 图( 2 5 ) 图示了理想步长和微分非线性的定义。从微分非线性的定义可以推导出 很多重要的特性。由定义可知微分非线性不能小于1 ，因为在微分非线性等于一1 的码字 1 2 不能正确得到码字n ，从而导致失码。实际应用中微分非线性定义为测量到正的或者 负的值的绝对值的最大值。还应该指出，微分非线性会恶化噪声频谱的噪声基底。理想 第二章数据转换系统与指标体系 情况下，当所有码字的微分非线性均为零并且假设没有其他噪声影响时，噪声频谱的基 底由理想量化噪声决定，并且仅和最低有效位( l s b ) 的大小有关。非零微分非线性将 增加量化噪声并提高整个噪声基底。 2 2 2 积分非线性( i n l ) 丑 簿 帅 籁 模拟输入 图2 - 6 ：积分非线性 积分非线性( i n l ) 定义为系统实际的传输曲线偏离理想的传输曲线最大值。a d c 和d a c 一般的积分非线性的表达式为 4 】： 肌。= 半 仫4 ， 由图( 2 6 ) 可看到，实际传输曲线的重点偏离理想传输曲线的最大值定义为积分 非线性。也就是a d c 的输出偏离传输的两个端点之间的理想连线的最大值或者表示实 际传输曲线背离直线的程度。以l s b 或者满量程( f s r ) 的百分比来度量。 另外一种定义积分非线性的方法就是在码字n 处的值等于从码字0 到n 的微分非线 性的加合。因此，i n l 和d n l 之间的关系式为： i n l 。= d n l ， ( 2 5 ) _ 一 。 积分非线性定义的不同是因为定义两个端点的定义不同。在一些结构中，两个端点 东南大学硕士论文 的定义并不是0 和v r e f 。非理想的参考点产生了一个失调，从而满幅范围引起增益误差。 大部分应用中，这些由非理想端点造成的失调和增益误差都无关紧要。实际应用中定义 这两种方法为：“最佳直线法”和“端点法”。最佳直线法包含了关于失调和增益误差的 信息，以及传输曲线的位置。它定义了一条最接近a d c 实际传输函数的直线，尽管没 有明确定义直线的精确位置，这种方法具有最好的可重复性，能够真正描述器件的线性 特征。因此最佳直线方法能产生比较好的结果，通常作为首选 5 。 2 2 3 失调误差( o f f s e te r r o r ) 失调误差定义为在输入信号等于1 2 l s b 时，第一个发生从0 到1 转变的位置偏离 理想位置的量。全并行a d 转换器中这种特性有时也定义为零码失调或失调误差基底。 转换器的失调误差是用最小二乘法使得对所有k n x o f f s e t 元，。五。一土赢， 都 能使得具有最小值。对x o f f s e t 偏微分并使等式为零，也就是： 解等式可得： 夏兰誓( 兄。一五厂f ) 2 = 。 c z 司 12 “- 1 。= 者( 元厂x o 。) ( 2 - 7 ) 二 = l 在计算积分非线性时为了消除失调误差，所有模拟值以，t 均应减去失调误差五船r 。 2 2 4 增益误差( g a i ne r r o r ) 丑 察 ( a ) 线性 输入 ( b ) 非线性 图2 - 7 ：线性和非线性增益误差 输入 第二章数据转换系统与指标体系 如图( 2 7 ) 所示增益误差分为线性和非线性增益误差。图( 2 7 ) ( a ) 表示输出曲 线同理想的输出曲线相比具有线性增益误差；图( 2 7 ) ( b ) 为非线性增益误差。线性 增益误差不引入失真，实际的线性增益和失调误差可以表示为： 兄= 么五十讲 ( 2 8 ) 其中a 为增益误差；而非线性增益误差的表达式为： 兄= 4 疋+ 4 霹+ 4 霹+ + 如“ ( 2 - 9 ) 为了消除非线性失真，有些时候可以采用预校正技术 6 。 实际的增益和失调误差可以通过最小二乘法得到，通过对a 和硒。t 进行偏微分并 使等式为零可得得到： 酉2 去 v - i 丘，。一( k 舯+ 彳瓦，。) 】2 = 。( 2 - 1 0 ) 和 去警睡。一c 圳2 = 。 沼 分别求解( 2 1 0 ) 和( 2 1 1 ) 可得： 4 ：墨：墨2 ：i 墨2 ：! 墨2 ( 2 ，2 ) ( 丘) 2 一( 瓦) 2 和 田= ( 兄) 一彳( 瓦) ( 2 - 1 3 ) 其中( x ) 表示平均值，也就是： 12 “一11 2 “一1 ( 元) = 上o ny 元( 五) = 7 x o ( 2 1 4 ) - k = 0一k = 0 相对于实际输出值兄，t ，直线彳。瓦+ e ，是最佳适应直线。用这个公式对输出曲 9 东南大学硕士论文 线进行补偿，用来计算微分非线性和积分非线性误差，可得积分非线性的公式： 砒产墨：! 二坠墨：! ：垡! ( 2 - 1 5 ) “ 么 2 2 5 信噪比( s n r ) 因为在量化动态信号的时候，会产生误差电压，为了评估这个误差对系统的影响， 定义信噪比为输入信号的功率与噪声的功率比值，通常这个比值不包括谐波失真。 信噪比的获取是通过对转换器施加正弦输入信号并对输出的数字信号实施快速傅 立叶变换( f f t ) 。信噪比是基波频谱分量的幅度与其它除去直流分量和谐波分量的谱 分量的和的方根的比值。通常，信噪比的公式为： s n 肛2 0 1 0 9 ( 丽s i g n a l ) c ( 2 - 1 6 ) 理想情况下，转换器的噪声只由量化噪声组成，因此最大的理论信噪比可以写成： s n r 黾眩川舶圳怕g ( 去) c 饵， c 2 邯， 其中n 为模数转换的精度，u s 为采样频率，厶“为最大的输入信号频率。保持输入 信号频率不变，提高采样频率则使信噪比增加，这是因为量化噪声是固定的并且与频率 无关，因为采样频率的增加，噪声在更宽的频带内展开，从而在低通或带通内的噪声就 相应减少，信噪比就相应提高了。 2 2 6 信号与噪声加谐波失真比( s n d r ) 信号与噪声加谐波失真比定义为信号功率与噪声加谐波信号功率比值，与信躁比不 同之处在于包含谐波分量，即基波分量与其他频谱分量的和的根植之比，包含谐波分量 但不包含直流分量。表达式为： s n d r = 2 0 l o g ls + h i g n a l 一 ( d b ) ( 2 - 18)noise a r m o n i cl+ h厂 7 一般情况下只考虑十次谐波之内的谐波失真，因为其余谐波失真功率很小可以忽略 不计。 1 0 第二章数据转换系统与指标体系 2 2 7 有效位( e n o b ) 评估转换器性能的另外一种方法就是将系统的动态性能参数折算成有效的位数，与 理想的精度进行比较。 模数转换器的有效位可以从信号与噪声加谐波比值得出，也就是： e n o b ：竺二兰竺辽盘3 ( b i t ， 21 9 = 3 二= 里坚上 、( 一) 6 0 2 7 通常，有效位是定义在奈奎斯特采样情况下的。 2 2 8 总谐波失真( d ) 总谐波失真定义为总谐波功率和基波功率的比，也就是： t h d ：1 0 1 0 9 f t o t a l h a r m o n i cd i s t o r t i o np o w e r ) = l o 1 0 9 f 羔墨2 a 1 21 ( 2 _ 1 8 ) s i 。l 、g n a lp o w e rl 怠“1 其中蜀是基波分量的根植，尥为第k 次谐波的根植。通常只取前1 0 2 0 次谐波分 量或者直到谐波分量和噪声基底相差无几时。 2 2 9 无杂散动态范围( s f d r ) 对高速高精度的数据转换系统，积分非线性和微分非线性不足以表征系统的性能， 因此定义了无杂散动态范围。 无杂散动态范围定义为基波分量的幅度和次最大谐波信号幅度的比值。图( 2 8 ) 为一个模数转换器的幅频特性曲线。由图可知，当输入满幅度信号时可得到无杂散动态 范围。基波信号幅度和最大谐波分量幅度之间的比值定义为转换器的无杂散动态范围。 通常，一个具有良好的积分非线性的转换器，其无杂散动态范围的值总是大于系统的信 噪比的值。 无杂散动态范围表明模数转换器在输入大信号的同时所能检测到的最小的信号的 能力，这也是实际应用中的一个非常重要的性能参数。当转换器用在过采样率很高或者 转换器的频谱性能很重要的情况下，无杂散动态范围的指标是标志系统性能的一个很重 要的参数。 东南大学硕士论文 2 2 1 0 小结 快速慵立叶变换匿 基艘 无静散动奇艳墨 7 i i ： 剿 66 拇 蛐 4 1 4蛐 滞删蝌 图2 - 8 ：无杂散动态范围 本小节讨论了数据转换的性能参数，主要由静态参数和动态参数决定其性能。静态 误差主要由电路的失配造成，从而限制了转换器所能达到的精确度。动态误差随着采样 频率和输入信号频率的增加而增加，动态性能在频域分析比较方便。通常是对正弦输入 信号的数字输出进行频谱分析。 第三节高速a d c 的结构 在过去的二十年，数字集成电路快速发展促进了信号处理系统的进一步完善。大量 的需要数字化的模拟信号的形态导致对a d c 结构的选择考虑因素分成两个方向：精度 和速度。模数转换器按速度可以分为高速a d c 和低速a d c ，一般速度在1 0 k b s 1 0 0 k b s 的为低速a d c ；速度大于1 m b s 的为高速a d c 。而本次设计的目标6 比特精 度，速度大于5 0 0 兆赫兹的全并行模数转换芯片。 目前比较常用的高速a d c 的结构包括全并行( f l a s h ) 、分段结构( s u b r a n g i n g ) 、 多级结构( m u l t i s t e p ) 、流水线结构( p i p e l i n e ) 、过采样结构( o v e r s a m p i n g a d c ) 和折 叠结构( f o l d i n g ) ，高速a d c 的应用范围极广，n 此本节n n n n n na d c 的一些结 构。 o 加 曲 锄 卸 曰 加 即 棚 日已硝謇 第二章数据转换系统与指标体系 2 3 1 全并行模数转换( f l a s ha d c ) 模拟输入 出 图2 - 9 ：全并行a d c 全并行结构a d c 是实现模数转换最快的也是最直接的结构形式。它由参考电压生 成网络( 通常是由电阻串分压组成) 、一串比较器和编码逻辑块组成。图( 2 9 ) 所示为 一个典型的全并行a d c 的系统结构图。对一个n 比特的全并行a d c ，需要2 n 个相等 的电阻串连提供2 n _ 1 个等间距为1 l s b 的参考电压，2 n 1 个比较器将输入信号和参考电 压同时进行比较，将比较产生的温度计码传给编码器模块，编码器模块根据设计产生二 进制码流或者格雷码码流。因为全并行a d c 的转换速速仅取决于比较器的速度，所以 这种结构的a d c 在各种结构中是转换速度最快的 7 - 9 。 这种结构a d c 最主要的缺点就是比较器和电阻的数量随着精度( n ) 的增加呈指 数增长，对一个比较大的n ，芯片的功耗和面积将会变得无法接受。另外，当设计奈奎 斯特采样率转换器时，输入需要采样保持放大器( s h a ) 来保证在比较器工作器件输 入信号不会随着输入的变化而变化，从而保证转换器能正常工作。随着精度的增加，比 较器数目的增加使得采样保持电路的输入负载大大增加。这将极大的降低这种结构的速 度优势。 这种结构的另外的一个缺点就是转换器的精度受各个独立的电阻的匹配和比较器 的输入失调电压的限制。因此，全并行模数转换的精度不大于8 比特。 东南大学硕士论文 2 3 2 分段结构模数转换器( s u b r a n g i n g a d c ) 分段结构a d c 与闪烁型结构有所不同，是通过牺牲采样速度来克服闪烁型结构的 一些缺点而行成的一种结构 1 0 1 4 。这种结构不像闪烁型那样一次转换就产生所有的 数字输出，比如两级结构要经过一系列的转换才能得到最终输出结果：首先经历粗糙转 换，生成高位数的数字输出；再经历精细的转换，生成低位数的数字输出。粗糙判决阶 段，首先由输入信号判决产生固定位数的最高有效位，利用这些最高有效位可以确定作 用在第二阶段的用来决定最低有效位比较器数目。精细判决的过程是将输入信号和新的 参考电压进行比较，如图( 2 ，1 0 ) 所示。 模拟输入 瑞 m 忙t 岬山似州 rj j l 一剥 叭 灶 心卜卅心一 璧 辑 重 刺 一， 一 l 茸 t 蜒 ， - n 叭抄卅卅 h 囊 趟悠 校趣 一 习 f 二 忙 蚪 惭 拦 卅卅州 褪 籁 瑙 可 宥细级i司烁型 l l 最低有效位 图2 。1 0 ：分段结构a d c 这种结构所需要的总的比较器数目为2 。+ 2 一2 ，其中c 是粗判决的最高有效位数， f 是细判决的最低有效位数。一个1 0 比特的分段结构的a d c ，如果c 和f 都等于5 ， 所需要的比较器数目和功耗是同精度闪烁型a d c 的1 1 6 。 这种电路结构的复杂性的降低是以转换器的采样率的降低为代价的，因为每一次转 换都需要多级的判决过程。因此转换器的速度因判决过程的增加而降低。 2 3 3 多级结构( m u l t i s t e pa d c ) 类似分段结构，多级结构将一次转换分为几级进行转换，从而降低了整体转换速度。 两者的区别就是多级结构中各级之间的输入信号是不同的，次级判决的输入信号是前级 残余输出的放大信号，也就是将输入信号和数字输出经过数模转换后的信号相减并经放 大器进行放大后的信号。 第二章数据转换系统与指标体系 图2 1l ：多级结构a d c 图( 2 1 1 ) 以一个两级结构说明多级a d c 的工作原理。为了使细判决时转换范围 与粗判决时的工作范围相同，将粗判决的余量信号进行放大。因为细判决电路的工作范 围的加宽，比较器的工作精确度需求和电阻的匹配程度要求的降低，这两个因素已经不 是限制电路性能的关键。粗判决和细判决的电路结构可以重用，从而简化了电路设计的 复杂度。为了将余量信号进行放大，需要额外的一些功能模块一数模转换、减法器和放 大器，将这些模块组合，并使其同步工作就构成了电路需要的模块一乘法数模转换器 ( m d a c ) 1 5 ，如图( 2 1 1 ) 虚框所示。 因为乘法数模转换中使用的运算放大器的有限带宽，整个多级a d c 的速度因为运 算放大器的建立时间而受限制。为了降低运放的建立时间，需要增加偏置电流，因为固 定的增益带宽积造成直流增益的下降。结果，运放的低直流增益降低了放大的余量信号 的精度，从而降低了整个a d c 的线性度。这种折中使得1 0 比特的多级a d c 的速度限 制在1 5 2 0 m h z 1 5 。 2 3 4 流水线结构( p i p e l i n ea d c ) 多级结构将各级之间的余量信号进行放大从而克服了两级结构的一些限制，但是转 换器的整体速度因多级结构的转换次数而大大受限制。尽管两级结构因为使用标准的两 相时钟对速度影响不是很严重，但是电路的复杂度仍随精度的增加而呈指数增加，尤其 是对于精度大于1 2 比特的结构。通过每一级集成一个采样保持放大器( s h a ) 1 6 1 2 0 ， 流水线结构可以很好的解决上述的问题。流水线结构的主要缺点就是增加了执行时间， 但多数情况下这个并不是影响整体性能的主要因素。前一级的余量放大信号可以通过采 样保持电路进行采样保持，从而缓解了乘法数模转换模块对精细判决模块的束缚，而且， 东南大学硕士论文 它可以为下一级转换的输入信号进行几次采样。当乘法数模转换采样新的输入信号时， 下一级就将前面保持的信号量化为数字信号，并将余量信号进行放大。整个a d c 就依 照这种方式对输入信号进行一级一级的逐步处理，直到最后产生所有的数字输出。 采样放大采样 图2 - 1 2 ：流水线结构a d c 图( 2 1 2 ) 为一个由n 1 级组成的流水线结构a d c 框图，除最后一级外每一级由 一个乘法数模转换和一个低精度全并行a d c 组成，最后一级仅由全并行a d c 组成， 每一级的精度为m 比特。 流水线结构a d c 的整体性能受全并行结构的精度和乘法数模转换的准确性的影 响。全并行的误差可以由数字纠错逻辑加以纠正，因此流水线a d c 的限制主要来自乘 法数模转换模块的误差、增益误差和余量放大器的建立时间的不确定性。传统的乘法数 模转换是由一系列的开关电容和一个运算放大器组成，因此电容的适配、有限直流增益 和余量放大建立的不完整是高速、高精度流水线结构a d c 的瓶颈。 流水线结构a d c 的优势除了最直接的速度优势外还有另外一个隐蔽的优势一节省 功耗。因为这种结构有很多级，每一级的精度很小，因此比较器的设计比较简单。很多 1 0 比特甚至更高精度的流水线结构a d c 的比较器采用简单的锁存比较器来降低整体的 功耗 2 1 2 2 。 2 3 5 折叠结构( f o l d i n g a d c ) 粗判决 细判决 图2 1 3 ：折叠结构a d c 1 6 最高有效 位输出 最低有效 位输出 第二章数据转换系统与指标体系 图( 2 - 1 3 ) 为折叠结构a d c 的框图 2 3 。这种结构继承了全并行结构的并行处理 数据的优势，同时也兼具两级结构的结构简单的优势，系统中不需要采样保持电路。由 图可知，这种结构采用模拟预处理机制将输入信号转换成可重复的输出信号，并将这个 信号加到细判决电路。在这个系统中，最高有效位由决定折叠次数的粗判决量化器决定， 最低有效位由将预处理的折叠信号转换成数字输出的细判决量化器决定。 用这种方法实现一个8 比特的a d c 仅用3 0 个比较器( 粗判决4 比特细判决4 比 特) 。模拟信号在同一时钟的边缘采样，因此不需要采样保持放大器。较少的电路元件 使得电路的面积减小，可以将功耗更多的分配到系统中，从而扩展比较器和折叠电路的 带宽，电路可以工作在更好的采样速率和更大的模拟信号输入带宽。 这种结构的一个缺点就是折叠输入信号的高速重复性，使得折叠信号产生消顶效 应，这种作用使得输入频谱在高频端的精度降低。可以使用采样保持电路消除这种效应， 采样保持电路的建立时间就成了限制整个系统速度的主要因素。 2 3 6 小结 本节主要介绍了高速模数转换集成电路的几种结构。首先从闪烁型结构开始，它是 速度最快的模数转换结构；其次介绍了分段结构，这种结构分两步操作却避免了对第二 级的增益精确性和匹配的要求，但是这种结构对失调要求很高；然后介绍了流水线结构， 各级采用同样的结构可以大大降低设计难度：最后介绍了折叠结构和过采样结构。 第四节高速数据转换器设计存在的问题 影响高速模数转换的动态性能的两个主要问题是：时间误差和失真误差。 2 4 1 时间误差( t i m i n ge r r o r ) 多数模数转换有四个主要的时间误差来源： a 采样时钟抖动。 b 采样时钟有限的上升和，或下降时间。 c 时钟和输入信号在芯片的不同位置的摆率。 d 与信号相关的延迟。 采样时钟抖动有两个不同的来源，分别是模数转换的内部电路和外部接口。因此， 要求外部时钟的设计必须满足具有非常小的( 短期) 抖动。而内部采样时钟要求有小的 东南大学硕士论文 上升或者下降时间以避免由时钟放大电路造成的白噪声引起的额外的抖动。另外，应使 从其他电路来的交叉耦合降至最小来避免采样时钟的调制效应。 时钟信号和输入信号在芯片上的不同位置将导致相同的信号在时间上产生偏移误 差。例如位于顶部比较器的时钟信号与位于中间位置的比较器的时钟信号在相位上会有 轻微的差别，也即产生相位差。这个相位差形成量化误差并导致非线性失真。例如，信 号在传输线上以光速在1 2 皮秒内传输3 6 毫米。因为氧化层的高电介质常数和外延层 或者衬底材料的有限传导系数，信号在芯片上的传输速度相对较低。实际应用中，信号 在芯片的传输速度去光速的1 3 1 2 。也即，信号在集成电路的元件之间每皮秒传输的 距离是1 0 0 2 0 0 微米。因此，转换器的时钟信号和输入信号的版图走线要非常仔细。 因此，芯片的面积越小，对消除时间问题越有好处。 最后，许多电路会引入与输入信号相关的时间延迟。例如，限幅电路和紧跟频带限 制电路的搭配会引入与斜率相关的延迟，而这些电路在高速模数转换电路的输入和比较 器级随处可见。与信号相关的时间延迟在量化信号中将引入三阶失真。 2 4 2 失真误差( d i s t o r t i o ne r r o r ) 量化信号的失真有五个主要的原因： a 采样比较器的孔径时间。 b 输入缓冲器或输入信号放大器的失真。 c 输入放大器或比较器的失调。 d 参考电压值的变化。 e 模拟信号和时钟信号的延迟。 一个大的比较器的孔径时间可能是由比较器的结构引起或者是采样时钟的大的上 升或下降时间造成的，这个孔径时间可以导致高频采样误差和时域的平均效应，表现为 三阶失真。提高比较器的小信号带宽可以减小这种误差。 输入缓冲的非线性失真引入谐波失真和输入信号的混合，这些谐波可能因为采样频 率混合而在基带引起混迭。 c m o s 技术的匹配是有限的，因此会影响放大器的偏移，最终将影响转换器的线性 特性。为了使转换器的非线性特性主要决定于电阻分压网络的精度，就要求比较器的偏 移电压必须比参考电压的步长要小。增大输入器件尺寸可以减小偏移电压，但是却以增 大芯片面积和输入电容为代价。因此，输入缓冲放大器功耗大且设计难度很大。 第二章数据转换系统与指标体系 多数的高速模数转换器需要数量很大的参考电压，通常这些电压由电阻分压网络和 参考电压源产生。由这些参考电压的误差引入的非线性失真等同于输入放大器引入的非 线性失真。另一个问题就是从参考电压到比较器级的回程噪声，这一点在大带宽转换器 的设计中尤为突出。当对输入信号进行采样时，参考电压会暂时偏离正常值，造成额外 的量化误差。 时间误差和失真误差普遍存在于高速模数组转换器结构中。 本次设计中对时间误差和失真误差分别在版图和电路具体元件的设计中采取了相 应的措施以减少或者尽量降低这些误差对系统带来的影响。具体的措施在下一章中将详 细进行分析介绍，在这里就不再详细描述。 1 9 东南大学硕士论文 第三章6 比特超高速全并行a d o 设计 第一节概述 本次设计是6 比特超高速全并行a d c ，速率在5 0 0 兆赫兹以上，采用0 1 8 微米 c m o s 工艺制作。通过一个时钟实现一次转换，实现高速模拟数字转换。因为转换速度 高，不采用采样保持电路，从而去除了采样保持电路带来的馈通效应和k t c 噪声以及 带宽限制等不利因素影响。 本章将首先详细介绍所用的各个模块的结构，同时分析各个模块中误差和噪声的来 源以及所采取的相应的解决方法。 第二节系统模块设计 图( 3 1 ) 为本次设计的a d c 系统框图 2 5 】，它包含电阻分压模块、放大l l 较线 形编码模块电路( a m p l i f yc o m p a r el i n e a rd e c o d e rc i r c u i t ，a c l c ) 、编码模块和输出缓 冲共五个主要的模块。电