（电子科学与技术专业论文）pci+express物理层的设计与实现.pdf

国防科学技术大学研究生院学位论文 a b s t r a c t c o m p u t e rf ot e c h n o l o g yi so fk e yi m p o r t a n c ei nt h ed e v e l o p m e n to fh i g hp e r f o r m a n c e c o m p u t i n g n eh i g h - s p e e dd a t ar a t e so fp c ie x p r e s ss y s t e ma r c h i t e c t u r em a k e i tav e r yb r o a d p r o s p e c tf o rd e v e l o p m e n t p c ie x p r e s sp h y s i c a ll a y e ro c c u p y sap i v o t a lp o s i t i o ni nt h ep c i e x p r e s sa r c h i t e c t u r ea st h eb o t t o ml a y e r 1 _ h es t r u c r i r ea n dw o r k i n gp r i n c i p l eo ft h ep c ie x p r e s sp h y s i c a ll a y e rh a v eb e e nd e 印l y a n a l y z e da n dr e s e a r c h e d ，t h e nt h em o d u l eh a sb e e nr e a l i z e du s i n gf l l l lc u s t o ma n da s i cd e s i g n m e t h o da n d 。t h i st h e s i sm a i n l yc o n t r i b u t e st ot h ef o l l o w i n ga s p e c t s ： 1 ap c i e x p r e s sp h y s i c a ll a y e rm o d u l eh a sb e e nd e s i g n e da n dr e a l i z e dw h i c hi sc o m p a t i b l e w i t ht h ep c ie x p r e s ss t a n d a r d , t h ep o s ts i m u l a t i o ns h o w st h a tt h em o d u l ew o r k s p e r f e c t l ya tt h e f r e q u e n c yo f1 s o h zo 0 g b p s ) w h a ti sm o r e , ad u a l - e d g es a m p l i n gs e r d e si si n c l u d e di nt h i s d e s i g n , w h i c hi ss u i t a b l ef o rt h eg h zh i g h - s p e e ds i g n a lt r a n s m i s s i o n 2 t h eo p t i m i z e dd y n a m i cc i r c u i ti s i m p l e m e n t e dt os o l v et h ee x t r e m er e s t r i c t i o no ft h e c l o c kd u t yc y c l ew h e nu s i n gt h ed u a l - e d g es a m p l es t r u c t u r e 3b yu s i n gan o v e lh i g h s p e e dd y n a m i cr e g i s t e rc h a i nw i t hc o n t r o l l a b l eo u t p u ts t a t e ，t h e p r o b l e mo f c o l l i s i o ni ss o l v e dw h e n t h eh i g h - s p e e ds e r l a l i z e ra n dt h ep a r a l l e l - d a t a - s a m p l e rd r i v e t h es a n l en o d ea tt h es a m et i m e 4 as t a t e - c o n t r o l l a b l ed u a l e d g es a m p l i n gl o c kd i v i d e ri sp r o p o s e d ，w h i c hi su s e dt o g e n e r a t em u l t i p l ep h a s ec l o c k s 5 o p t i m i z e da r i t h m e t i co ft h e8 b 1 0 bc o d i n gi si m p l e m e n t e d , i th a sg r e a t l yr e d u c e dt h e c o m p l e x i t yo f c o d i n g ，w h i c hh a sa l s oi m p r o v e dt h ep e r f o r m a n c e 6 t h em e t h o df o rt e s t i n gt h eh i g h - s p e e ds e r d e si si m p r o v e db yu s i n gt h el o o p b a c k m o d u l e ，w h i c hc a nb eh e l p f u lt oc o n f m na n da n a l y s i st h ef a u l t1 0 c a t i o m k e yw o r d s ：p c ie x p r e s s ，p i p e ，p h y s i c a ll a y e r ，h i g h - s p e e ds e r d e s ，8 h l o bc o d i n g ， d u a l - e d g es a m # i n g 第i 页 国防科学技术大学研究生院学位论文 表目录 表1 1 总线频率、带宽、插槽数比较1 表1 2p c ie x p r e s s 多链路传输速率表2 表3 18 b 1 0 b 字符( 部分) 查找表 表3 2 控制字符的编码及定义 表3 3 c m l 逻辑接口规范 表5 1 时钟复位信号表 ：! ( ) ：! ( 1 ：! l ：；8 表5 2p i p e 接口信号表3 8 表5 3 p m a 层连接信号定义表 表5 4 其它信号( 非p i p e 规范定义) 表3 9 表7 1 仿真条件列表 表7 2 串行器功耗分析表 5 7 ! ；8 表7 3 解串器功耗分析表。6 0 附表1 数据字符的5 比特到6 比特编码表。6 9 附表2 控制字符的5 比特到6 比特编码表7 0 附表3 数据字符的3 比特到4 比特编码表7 0 附表4 控制字符的3 比特到4 比特编码表。 第1 i i 页 国防科学技术大学研究生院学位论文 图目录 图2 1p c i e x p r e s s 物理层层次结构图9 图3 1p c ie x p r e s s 物理层定位1 1 图3 2p c ie x p r e s sp i p e 划分结构图1 2 图3 3p c ie x p r e s sp i p e 接口信号图1 4 图3 4p c ie x p r e s s 物理层p i p e 详细模块图1 6 图3 5 发送结构框图。1 8 图3 6 接收器结构框图。2 2 图4 1 并串转换结构框图2 8 图4 2 并串转换电路逻辑。2 9 图4 3 动态触发寄存器。3 0 图4 4 改进型触发寄存器。3 1 图4 5 互补时钟产生模块3 l 图4 7 串并转换结构图3 3 图4 g 双沿移位寄存器3 3 图4 9c o m m a 检测单元单元结构3 4 图4 1 0c o m m a 检测单元逻辑图3 5 图4 1 1 单相5 分频逻辑3 5 图4 1 2 解串器电路逻辑。 图5 1g b 1 0 b 编码示意图 图5 28 b 1 0 b 编码流程图 图5 31 0 b s b 解码流程图 ：；! ； 4 0 4 l 1 1 图6 1 发送器测试原理。4 6 图6 2 接收器测试原理。4 6 图6 3 逻辑自测试启动电路。4 7 图6 4 自测试主要控制信号波形一4 8 图6 5m i s r 基本单元4 8 图6 6 位伪随机序列生成器。4 8 图6 7 测试方案原理图。 图7 1 版图设计实现方法。 4 9 5 1 图7 2 版图规划制定 图7 3 版图设计实现流程“ 5 2 5 3 图7 4 版图验证流程5 4 国防科学技术大学研究生院学位论文 图7 5p a r a l l e lt os e r i a l 、v i t hb i s tl a y o u t 5 6 图7 6s e r i a lt ow i t hp a r a l l e lb i s tl o y o u t 5 7 图7 7 串行器仿真波形。5 8 图7 8 三种条件下输出波形对比5 9 图7 9 解串器仿真波形。5 9 独创性声明 本人声明所呈交的学位论文是我本人在导师指导下进行的研究工作及取得的研 究成果尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人f _ j 经发表和撰写过的研究成果，也不包含为获得国防科学技术大学或其它教育机构的学 位或证书而使用过的材料与我一同工作的同志对本研究所做的任何贡献均己在论文 中作了明确的说明并表示谢意。 学位论文题目：匹! 坠匹! ! ! 堑垄星盟遮j 土生塞丑 学位论文作者签名：磁l 盎王日期：2 甜年月日 学位论文版权使用授权书 本人完全了解国防科学技术大学有关保留，使用学位论文的规定。本人授权国 防科学技术大学可以保留并向国家有关部门或机构送交论文的复印件和电子文档，允 许论文被查阅和借阅；- j - 以将学位论文的全部或部分内容编入有关数据库进行检索， 可以采用影印，缩印或扫描等复制手段保存、汇编学位论文。 ( 保密学位论文在解密后适用本授权书。) 学位论文题目：匹! 坠2 1 1 1 1 堑垄屋煎遮让量塞理 学位论文作者签名：丞垂屈王 作者指导教师签名：查! ：盂 b 龌：口6 年f b s 日 日期：2 。年，月，j 日 国防科学技术大学研究生院学位论文 第一章绪论 1 1 课题研究背景 计算机i o 技术在高性能计算发展中始终是一个关键技术。其技术特性决定了计算机 i o 的处理能力，进而决定了计算机的整体性能以及应用环境。从根本上来说，无论现在 还是将来，i o 技术都将制约着计算机技术的应用与发展，尤其在高端计算领域。近年来 随着高端计算市场的日益活跃，高性能i o 技术之争也愈演愈烈。当计算机运算处理能力 与总线数据传输速度的矛盾日益突出时，新的总线技术便应运而生。 在过去的十几年间，p c i ( p e r i p h e r a lc o m p o n e n ti n t e r c o r m e e t ) 总线是成功的，它的平 行总线执行机制现在看来依然具有很高的先进性，但其带宽却早已露出疲态。p c i 总线分 有四种规格( 表1 1 所示) ，能提供1 3 3 m b p s 到2 1 3 1 m b p s 的数据传输速率，而对于现有 高性能产品例如万兆以太网或者光纤通信，传统的p c i 的数据传输速率早已入不敷出。 表1 1 总线频率、带宽、插槽数比较 总线类型总线形式时钟频率峰值带宽 每条总线上板卡插槽数 p c i3 2 位并行 3 3 n 伍k1 3 3 m b ，s 4 5 p c i3 2 位并行 6 6 n 珏i z2 6 6 m 旧sl 也 p c i - x3 2 位并行6 6 h 但z 2 6 6 m b s 4 p c i x3 2 位并行1 3 3 h m z 5 3 3 m b ，s1 也 p c i - x3 2 位并行2 6 6 z 1 0 6 6 m s1 p c i - x3 2 位并行 5 3 3 m h z2 1 3 l s 1 对于6 4 位总线实现，上述所有带宽加倍 仔细分析传统的p c i 信号技术，可发现并行式总线已逐渐走近其性能的极限，该种总 线已经无法轻易地提升频率或降低电压以提高数据传输率：其时钟和数据的同步传输方式 受到信号偏移及p c b 布局的限制。高速串行总线的提出，成功的解决了这些问题，其代表 应用就是p c ie x p r e s s 【1 】。 p c i e x p r e s s 采用的串行方式，并且真正使用“电压差分传输”即是两条信号线，以相 互间的电压差作为逻辑“0 ”，“1 ”的表示，以此方式传输可以将传输频率作极高的提升， 使信号容易读取，噪声影响降低。由于是差分传输，所以每两条信号线才能单向传送1 比 特，即一根信号线为正、另一根信号线为负，发送互为反相的信号，每一个“1 比特”的 国防科学技术大学研究生院学位论文 两条信号线称为一个差分对。按p c ie x p r e s s 技术规范规定，一个差分对的传输速率为 2 5 g b p s 。实际使用中，则要使用两个差分对作为一个条链路，分别用做发送和接收。 因为有了这样的机制，使得数据带宽是可以弹性调配的。根据相关标准p c ie x p r e s s 总线能够以x l x 2 x 4 x 8 x 1 2 x 1 6 x 3 2 进行传输( 表1 2 ) ，可提供5 g b p s 到1 6 0 g b p s 的传 输带宽。当系统内某一通道需要更高频宽时，可以机动调度多个链路给该通道，让其传 输频宽提升，以适应一时激增的数据传输需求。应该指出的一点是，当使用多个传送链路 时，数据将按每个数据链路8 比特分割，数据包通过不同的数据链路中传输，接收端再重 新组装数据包。 表1 2p c ie x p r e s s 多链路传输速率表 p c ie x p r e s s 链x l x 2x 4x 8x 1 2x 1 6x 3 2 路宽度 传输带宽( g b l s ) 5 o 1 0 0 2 0 04 0 06 0 o8 0 o1 6 0 o 有效带宽( g b s ) 4 0 8 o1 6 03 2 o4 8 06 4 01 2 8 0 * s b 1 0 b 编码使实际有效数据带宽损失2 0 ，每链路包含一对发送接收模块，每模块单 向传输带宽2 5 g b s 除了传输方式的改变外，p c ie x p r e s s 还有一个更有意义的改变，即连接方式的改变。 p c ie x p r e s s 采用点对点连接方式，较p c i 的共享总线方式是一个重要的进步。对于p c i 的共享总线方式，p c i 总线上在某一时刻只能有一个设备进行通信，一旦p c i 总线上挂接 的设备增多，每个设备的实际传输速率就会下降，性能也得不到保证。而p c i e x p r e s s 则采 用一种较为先进的连接方式，以点对点的方式处理通信，每个设备在要求传输数据时建立 独立的传输通道，对于其它设备这个信道是封闭的，这种操作方式保证了通道的专有性， 避免其它设备的干扰，使信号的质量和可靠性增加由于是点对点的关系，也很好的保证 了其扩展性。由于p c ie x p r e s s 只是扩展总线，与操作系统无关，也可保证其与原有p c i 的兼容性，给用户的升级带来了方便。 p c ie x p r e s s 不但具有高性能的传输速率，而且其通用性也有重要的意义。由于其通用 的模式，不仅可用于北南桥和其它设备的连接，也可以延伸到芯片组间的连接，甚至也可 以用于连接图形芯片。这样整个计算机的i o 系统将重新统一起来，将更进一步的简化计 算机系统，使其具有更强的通用性。 一 从目前已经显现的特点看，p c ie x p r e s s 一改传统p c i 的并行总线架构，因此比其它i ，o 技术有着更为领先的带宽优势，随着时间的推移有逐步取代p c i 和p c i - x 的趋势。p c i e x p r e s s 被广泛地认为是一项革命性的总线技术，其重要性可以满足不同使用者的需求。随 第2 页 国防科学技术大学研究生院学位论文 着未来持续增加的带宽需求，p c i e x p r e s s 具有非常广泛的应用前景。 1 2 国内外相关研究 p c ie x p r e s s 芯片设计复杂度越来越高，设计难度也在不断加大。对于i c 设计者来说， 及时获得合适的、经过验证的第三方邛并使用，便成了缩短研发时间、加速产品上市的有 效手段。国内外研究现状是以i pc o i e 作为构建p c ie x p r e s s 的基础。 在标准化m 方面，x i n l i x 公司的高端f p g a 芯片v e r t e x 系列中集成高速p h y 模块， 其数据传输速率高达3 1 2 5 g b p s ，可用于p c ie x p r e s s 和万兆以太网。 1 r i 公司于2 0 0 5 年8 月推出分立p c ie x p r e s s 物理层( p h y ) 芯片。此款芯片可为设计者 提供更大的灵活性，并节省空间。该款p h y 芯片符合p c ie x p r e s s1 1 标准要求，可完全兼 容其它p c i e x p r e s s 应用。 i b m 公司的产品h s s ( h i g hs p e e ds e r d e s ) i p 硬核系列，最高数据传输率达到5 g b p s ， 在业界处于领先水平，且能够提供全系列解决方案。但由于其是硬核，受限于工艺，只能 由m m 制造。 目前国内对于p c ie x p r e s s 的研究也在不断发展中，据了解的信息，有多家科研院所， 学校和厂商介入了p c ie x p r e s s 的研究。在研究上国内东南大学处于领先地位，高速串行总 线的研究成果已经形成了系列，包括p c i e x p r e s s 、光纤收发模块、万兆以太网均以研制成 功，且都有良好的性能。 但目前为止，在市场上可见的和已商用化的基本上都是国外的产品。 1 3 课题主要工作 本课题出发点是在充分了解p c ie x p r e s s 协议的基础上，针对其物理子层进行深入研 究，并采用全定制和半定制相结合的方法实现并完全符合p c i e 关于物理子层的规范要求。 本课题主要工作为分析p c ie x p r e s s 物理子层，并设计实现一个数据包从数据链路层8 比特并行输出( 输入) 之后，到通过差分 o 输出( 输入) 之前，处理数据包的方法。包 括字节拆分和反拆分逻辑、8 b 1 0 b 编码器和解码器，串并，并串转换逻辑以及测试逻辑。 本课题的主要工作包括以下几个方面： l 、设计方法选择 选择合适的设计方法可以极大程度的提高工作效率。本文在充分的分析p c ie x p r e s s 第3 页 国防科学技术大学研究生院学位论文 规范的基础上，提出全定制和半定制设计结合的方法，对于不同的模块功能及性能要求， 分别采用全定制和半定制设计方法实现。 2 、逻辑结构设计 实现同一种功能可以采用不同的逻辑结构，在满足设计规范和性能要求的前提下采用 尽可能优化的结构体现出设计者的水平。采用简单、高效、低功耗的逻辑单元，并且对逻 辑级数进行优化，也可以有效地提高部件性能。本文对算术逻辑部件的逻辑结构进行了充 分的分析和设计，对关键路径进行了优化，使整体性能和功耗都有所改善。 3 、电路设计 电路设计是将逻辑结构映射到晶体管级的过程。电路设计时要考虑电路结构和晶体管 尺寸，这关系到电容电阻等很多物理因素，是一个复杂的迭代过程。好的设计具有电路速 度快、晶体管数目少、输入电容小、噪声容限大等优点。本文针对所设计部件的具体结构， 使用理论推导和实际模拟相结合的方法进行分析，从而确定电路结构和晶体管最佳尺寸， 使关键路径延时最小，整个电路达到最佳的性能。 4 、版图设计 版图是设计的最终实现形式。版图设计将直接影响最终芯片的速度、功耗和面积。从 各模块的布局规划、布局、布线，到单元的版图形状、信号线摆放、电源与地线设计等都 是需要考虑的因素。手工设计的版图具有紧凑的结构，比自动综合工具在性能、功耗和面 积上都有很大改善。本文设计的版图具有较理想的延时、面积和功耗。 内建自测试方法研究 将测试码产生及测试响应分析逻辑置入电路内部的测试方法称为内建自测试。本文根 据所设计的逻辑部件的结构，分析设计了套比较完整的测试方案，该方法可充分测试设 计中各个模块的正确性，并且实现了自测试控制逻辑，可通过外部控制信号选择逻辑模块 的测试模式和正常工作模式的切换，有比较高的灵活性。 1 4 课题研究成果 本课题研究了p c ie x p r e s s 物理层逻辑模块的设计，在算法、逻辑、电路、版图等层次 进行研究设计和优化，最终以版图的形式实现了p c i e x p r e s s 物理层逻辑模块，并设计了一 种适用于该模块的测试方法。经实际模拟，在典型情况下，该逻辑模块可稳定工作在 1 2 5 g h z 频率下，最高正常工作频率1 5 g h z ，达到了p c ie x p r e s s 标准相关的规范要求。 本文的主要创新体现在以下几个方面： l 、采用混合设计验证方法 国防科学技术大学研究生院学位论文 该设计中针对不同模块对性能要求和工作频率的不一致性，及逻辑设计的复杂程度， 采用了全定制和半定制设计结合的混合设计方法和验证方法。经过理论分析和实际应用， 该方法在保证设计正确性的前提下有效地缩短设计和验证所需要的时间。 2 、p c i e x p r e s s 物理层逻辑模块的设计实现 本文在研究p c ie x p r e s s 标准和相关资料基础上，完成了高性能p c ie x p r e s s 物理层逻 辑模块的设计与实现。实现的p c ie x p r e s s 物理层逻辑模块与相关标准完全兼容。 3 、模块化的设计方法 针对该设计中多个子模块可重用的特点，采用类似建立单元库的方法，最优化设计各 个可重用子模块版图，使其具有较高的性能和最小化的面积。该设计方法可有效降低模块 功耗，且能够加快设计速度。 4 、半速率结构的高速s e r d e s 模块 设计中利用时钟上下沿分时分组采样高速串行数据，将传统设计中采样2 5 g b p s 数据 所需要的2 5 0 h z 时钟频率降低为本设计中的1 2 5 g h z ，极大程度上减小了高速锁相环的 设计难度。并通过优化逻辑电路结构，可在一定程度上消除高速锁相环时钟信号占空比不 一致的影响。 5 、针对高速s e r d e s 模块的测试方案 本文研究设计了一种适合高速s e r d e s 模块的测试方案，通过自测试控制模块和内建自 测试模块，可通过不同循环路径分层次测试所有的子模块。该方案设有外部观测口，可使 用外部观测设备直接观察模块工作情况。在保证测试的完备性的前提下，优化了测试部分 的逻辑使其具有较简单的结构和较低的功耗。 1 5 文章的结构 本文组织上依据全定制的设计流程排列，针对上述研究内容进行分析讨论。 本文共分为七章，各章组织如下： 第一章给出了课题背景和课题研究的主要内容； 第二章对p c ie x p r e s s 总线迸彳亍概述，简要说明p c ie x p r e s s 的层次结构； 第三章详细分析了p c i - e x p r e s s 物理层的结构，提出了设计的基本方法； 第四章对物理层p m a 模块进行了详细设计，并优化了设计 第五章研究p c s 层模块编解码模块的算法，并实现了该算法 第六章提出了物理层模块的测试方案，详细说明了高速s e r d e s 模块测试方法， 蔓圭童垄堡里亟生量竖垫笙墨：茎墅堕垫绫墨鲎堡坌堑 国防科学技术大学研究生院学位论文 第八章总结本文的主要工作和贡献，针对研究现状、遇到的问题和发展前景，对后续 工作进行了展望。 国防科学技术大学研究生院学位论文 第二章p c ie x p r e s s 概述 p c i e x p r e s s l 2 】( 原命名为3 g i o ) 是由p c i s i g ( s p e c i a l i n t e r e s t g r o u p ) 组织提出的一 种新型串行点对点( p o i n t - t o p o i n t ) i o 总线体系。其基本目标是提供片间( c h i p - t o - c h i p ) 互联高速局部总线，并且以较低的开销升级现有的p c i 架构性能。该种串行总线的根本目 的是通过少量引脚来实现高带宽串行数据传输，而并非传统并行p c i 或p c i - x 的并行数据 传输方式。据p c i s i g 公布的p c i e x p r e s s 规范1 i 版本1 3 l ，p c i e x p r e s s 可达到单链路单向 2 5 g b p s 数据传输速率，也就是说可提供高达2 5 0 m b s 的数据传输带宽( 包含编码损失 2 0 ) ，近乎是普通p c i2 2 数据传输速率的2 倍。随着半导体工艺技术的不断发展，单链 路单向的数据传输速率可望突破1 0 g b s ，几乎达到铜介质数据传输率的极限值。且p c i e x p r e s s 通过增加信号线对还可组成x i 、x 2 、x 4 、x 8 、x 1 6 、x 3 2 等多路i o 总线，其所 能达到的峰值带宽远超过传统总线数据传输率。 p c ie x p r e s s 主要有以下特剧l 】： l 、相对低开销。在系统级上的开销不大于现有的并行p c i 总线架构；为芯片、板卡、 连接器等系统组成提供了更为广阔的发展空间。 2 、支持多市场需求和应用。可以用于移动通信、桌面系统、服务器以及通信设备， 也可以用来平衡上述方面的性能和相关特性。 3 、支持稳定性、可升级性以及可扩展性。可支持未来至少1 0 年的应用和技术，提供 了电源管理、q o s 、h o ta t t a c h e d e t a c h 、r a s 等高级特性和性能支持。 4 、实现了与p c i 体系结构和基础部件的高兼容性。一方面，不需要对现有的各种操 作系统做任何改变即可正常使用；另一方面，可利用现有的系统基础架构而不需要做任何 改变。 2 1p c ie x p r e s s 系统协议层次结构 p c e x p r e s s 规范定义了一种分层式结构，该种分层体系结构使其具有可扩展性、模块 化以及可重用机制。从体系结构上可将其分为四层，从上至下分别为物理层、数据链路层、 事物处理层以及软件层。 p c ie x p r e s s 系统体系结构如图2 1 所示。其结构包括物理层、数据链路层、事物处理 层以及软件层这些层可进一步纵向一分为二：发送部分( t x ) 和接收部分( i ) 。发 国防科学技术大学研究生院学位论文 送部分处理向模块外的通信，而接收部分处理向模块内的通信。值得一提的是， 只是种概念的表述方式，而不是一种功能实现方法。 l 、软件层 软件兼容性对第三代输入输出总线来说至关重要。软件兼容包括两个层面： 的初始化和自动配置( e n u m e r a t i o n ) ，二是器件的运行( r u n - t i m e ) 。 层式结构 一是器件 p c ie x p r e s s 通过保留p c i 的配置空间和输入，输出器件资源配置的可重设性，支持所 有p c i 的操作系统可以不需任何改变便可在p c ie x p r e s s 平台上运行自如。 p c i 支持的软件运行模式是基于存取( 1 0 a d - s t o r e ) 模式和共享存储器模式。这一软件 运行模式也被p c ie x p r e s s 所沿用。现有软件可以不加修改便可直接运行并获得更好的性 能，而新软件可通过利用p c ie x p r e s s 的新功能来进一步提升性能与功能。 2 、传输层( t r a n s a c t i o nl a y e r ) 传输层接收来自软件层或应用层的读写请求，然后形成交易请求包并传给数据链路 层。所有请求将被分割，部分请求需要应答。传输层也接收来自数据链路层的应答包并与 来自软件层的原始请求进行对比。每一个包都有一个独无二的标号，这样应答包可被传 给正确的请求者。 传输层支持四种寻址空间。其中三种已存在于p c i 寻址空间中( 存储器、输入输出设 备和配置) ，另一寻址空间为新增加的消息空间。p c ie x p r e s s 标准重新采用了消息中断 ( m s i ) 概念，并作为中断处理的主要方法。p c ie x p r e s s 使用消息( m e s s a g e ) 空间来支持 p c i 的带内信号( i n - b a n ds i g m d i n g ) ，如中断、电源管理请求、复位等等。 3 、数据链路层( d a t al i n kl a y e r ) 数据链路层的主要作用是确保数据链路包在数据链路层上的可靠传送。它确保数据的 完好无损和对来自交易层的交易包添加序列号和c r c 。一种基于信用( c r e d i t s ) 的数据流 控制协议确保只有当另一接收端有充足的存储缓冲器时才发送数据。这样就避免了重新传 送所带来的带宽浪费。一旦发现数据链路包不完整或丢失，数据链路层会自动地重传那些 数据链路包。 4 、物理层( p h i s y c a ll a y e r ) 最基本的物理连接包括两个低电压差分驱动信号对，即接收差分对和发送差分对。通 过嵌入采用8 b 1 0 b 编码机制的数据时钟，可以获取很高的数据传输速率。单链路可以达到 2 5 g b s 的数据传输率。物理层在两个p c ie x p r e s s 模块之间的链路层间传输数据包。 通过增加信号线对，可以线性地扩展p c i e x p r e s s 的带宽。物理层可支持x l 、) 匕、x 4 、 x 8 、x 1 6 及x 3 2 路带宽。 一垦堕型兰垫查奎兰翌塞生堕兰堡笙奎 图2 1p c ie x p r e s s 物理层层次结构图 2 2p c ie x p r e s s 规范发展情况 p c ie x p r e s s 第一个规范版本1 0 版基础规范( b a s es p e c i f i c a t i o n ) 于2 0 0 2 年7 月2 2 日对外公开发布。 2 0 0 5 年3 月p c i - s i g 推出了p c ie x p r e s s l 1 规范，更新了b a s ec a r de l e c l r o m e c h a n i c a l 和m i n ic a r de l e e t r o m e c h a n i c a l 规范。p c i s i g 通过大量的更新说明和改进，提升了这整个 规范。直到1 1 版本颁布。p c i e x p r e s s 规范才算真正完成，为p c i e x p r e s s 技术的快速发展 奠定了坚实的基础。 p c ie x p r e s s2 0 规范将于2 0 0 6 年第四季度颁布。p c i e x p r e s s2 0 规格的主要新特性如 下： 1 ) 重点是速度提升：每条串行线路的数据传输率从2 5 g b p s 提升至5 g b p s 。 2 ) 可更好地支持未来高端显卡，支持功耗达到2 2 5 w 或者3 0 0 w 的设备。 3 ) 新增“输入输出虚拟化”o o v ) 技术，可以让多台虚拟机共享网卡等p c i 设备。 4 ) p c ie x p r e s s 线缆子规范可让p c i 设备通过标准化铜缆线接入计算机，而且每条线 路的速度都能达到2 5 g b p s ，适用于为高端服务器加入多块网卡作为输入输出扩展模块等 场合。 自从2 0 0 4 年第一款基于p c e x p r e s s 产品问世之后，该标准的制定者p c i s i g 仍不断 对已有标准进行改进，p c ie x p r e s s 总线标准将不断被完善。 第9 页 国防科学技术大学研究生院学位论文 2 3 本章小结 本章首先简要介绍了p c ie x p r e s s 的基本特点和优势，之后分层次介绍了p c ie x p r e s s 总体结构，说明了层次的划分方法，并在此基础上对各层次结构功能进行了说明。最后简 单说明了p c ie x p r e s s 规范的发展情况，并指出p c ie x p r e s s 是必然的发展趋势。 国防科学技术大学研究生院学位论文 第三章p c ie x p r e s s 物理层分析 图3 1 所示的p c ie x p r e s s 物理层一侧连接到物理链路，另一侧则连接着数据链路层。 出站数据包在发送到物理链路前由物理层对其进行处理，物理层还处理从物理链路接收到 的入站数据包。 物理层是p c i e x p r e s s 总线协议层次1 2 l 】结构中的最底层，决定了p c i e x p r e s s 总线接口 的物理特性，如点对点串行连接、差分信号驱动、热插拔、可配置带宽等。其中发送逻辑 负责处理来自数据链路层的报文，将其转化为串行数据流，采用数据时钟恢复同步技术， 利用8 b l o b 编码机制将时钟信号嵌入数据信号中，发送至物理链路。接收逻辑负责接收来 自链路上的数据流并从中恢复获得数据和时钟信号，将接收到的串行数据流转化成报文送 往数据链路层。基本的p c ie x p r e s s 通道包含两组低摆幅差分信号对，定义为一个通道 ( 1 a n e ) ，每组差分信号单向数据传输率2 5 0 b p s ，因此两对组合起来能提供2 5 g b p s 的全 双工通信。最新的规范已经将数据传输速率提高至5 g b p s 的全双工通信。今后随着半导体 工艺的进步，数据传输率有巨大的提升空间( 可达到铜线传输的理论最大值) 。考虑到将 来可能通过提升速率和更高级的编码技术来改善p c ie x p r e s s 总线协议性能，p c ie x p r e s s 协议合理定义了层次结构，使物理层性能提升而不会太多地影响到上层协议，并且下两层 协议的结构基本上与具体的操作系统无关，所以这些速度的提高和媒介的改变均只影响物 理层，对于整个p c ie x p r e s s 架构来说升级时非常方便的。 图3 1p c ie x p r e s s 物理层定位 p c ie x p r e s s 链接层可通过增加信号对，建构多组通道，以达到带宽扩充的目标。物理 层能搭配x l 、x 2 、x 4 、x 8 、x 1 2 、x 1 6 以及x 3 2 链路宽度，并以8 比特位数据拆分。每个 国防科学技术大学研究生院学位论文 位以8 b 1 0 b 编码机制在各通道之闻传送。 个满足p i p e 规范【4 】的物理层( p h y ) ，无论是一个独立的p h y 器件还是宏单元 ( m a c r o c e l l ) ，都用以处理p c ie x p r e s s 底层传输协议及高速差分电气信号。一个符合p i p e 规范的p h y 必须具备下列功能： 1 ) 构建s e r d e s 电路 2 ) 8 b 1 0 b 编码器( e n c o d e r ) 及解码器( d e c o d e r ) 3 ) 传送数据与接收数据的f i f o 结构作为双端时钟补偿的弹性缓冲器( e l a s t i cb u f f e r ) 4 ) 接收器侦测电路 5 ) p c ie x p r e s s 兼容性字符组( c o m p l i a n c ep a t t e r n ) 的d i s p a r i t y 控制 6 ) b e a c o n 信号的传送与接收线路，主要用来实现远程唤醒( r e m o t ew a k e - u p ) 功能 3 1p c i e x p r e s sp i p e 接i = 1 规范 由于p c i e x p r e s s 数据交易的传递采用了传输层、数据链路层、物理层的层次式策略。 简单来说，传输层和数据链路层只负责将数据进行打包处理，而将数据在传输介质上的传 送方式的物理层往往成为厂商角逐的重点。 按照传统的功能式划分办法，p c ie x p r e s s 物理层如图3 2 所示可分为逻辑子模块 ( l o g i cs u b l a y e r ) 和物理子模块( l o g i cs u b l a y 盱) ：此种方式也可认为是按时钟域或者数 字电路与模拟电路的的划分方式。 p h y s i c a ll a y e t s p e c i f i c a t i o n m m a 岬c c e q s s 一 蔓删 9 葛擎岫 彳产 e 已一三) 一 i p h y c l ：s i 蹴c a lm 蝴e d i a r l 一一 望! ：! ! 里! 呈! 罂竺旦坚型型塑一 第1 2 贝 国防科学技术大学研究生院学位论文 在i n t e l 制定的p c ie x p r e s sp i p e 规范中，p c ie x p r e s s 物理层可细分成m a c 、p c s ( p h y s i c a lc o d i n gs u b l a y e r ) 、p m a ( p h y s i c a lm e d i aa t t a c h m e n t ) 三个功能层。和上述的划 分方式比较，m a c 层和p c s 层对应于逻辑子模块，p m a 层则对应于物理子模块。下文所 提及的物理层划分方式均按照p c ie x p r e s sp i p e 规范。 p c i e x p r e s sp i p e 接口规范【4 】全称p c i - e x p r e s s 物理层接口规范( p h y s i c a li n t e r f a c ef o r p c i e x p r e s ss p e c i f i c a t i o n ，p i p e ) ，由i n t e l 主导并制定。该规范主要针对i c 或a s i c 上游 元器件设计人员，与从事终端产品研发人员基本无关。p i p e 标准将p c ie x p r e s s 物理层模 块接口统一定义，并将物理层模块封装成标准宏单元，使得在a s i c 设计中能够直接调用 该单元而无需了解该单元细节，且只要符合该标准的模块均可实现互换。物理层单元的功 能和接口必须完全兼容于该p