（生物医学工程专业论文）54系列dsp实验开发平台的设计.pdf

独创性声明 本人声明所呈交的学位论文是在导师的指导下完成的。论文中取 得的研究成果除加以标注和致谢的地方外，不包含其他人己经发表或 撰写过的研究成果，也不包括本人为获得其他学位而使用过的材料。 与我一同工作的同志对本研究所做的任何贡献均己在论文中作了明确 的说明并表示谢意。 学位论文作者签名：刮照 日期：知d ，。 学位论文版权使用授权书 本学位论文作者和指导教师完全了解东北大学有关保留、使用学位 论文的规定：即学校有权保留并向国家有关部门或机构送交论文的复 印件和磁盘，允许论文被查阅和借阅。本人同意东北大学可以将学位 论文的全部或部分内容编入有关数据库进行检索、交流。 ( 如作者和导师同意网上交流，请在下方签名；否则视为不同意。) 学位论文作者签名：导师签名： 签字日期：签字日期： 东北大学硕士学位论文 第一章引言 1 1 课题来源及意义 第一章引言 数字信号处理器( d i 画t a ls i g n a lp r o c e s s o f ，d s p ) ，是美国t i 公司2 0 世纪8 0 年代的划时代产品。在短短几十年里，随着信息技术革命的深入和计算机技术的 b 速发展，数字信号处理技术已逐渐发展为一门主流技术，在数字式程控交换机、 数字式移动电话、多媒体计算机、计算机网络、数字电视、数字音响、智能化家 电、语音、雷达、地震等领域得到了极其广泛的应用。 在这个过程中，d s p 的功能日益强大，技术不断升级，系统不断完善，已由 最初的芯片“贵族”转变为“平民”化的大众技术。可以说，d s p 技术的普及与 应用，已成为不可逆转的潮流。在高等院校中也逐渐将d s p 的相关课程纳入正常 的教学计划中，这必然要配备相应的实验设备，而现在国内开发的d s p 实验系统 价格较高，需要投入大量的设备经费建设d s p 实验室，在这种情况下，研制一种 既能满足正常实验教学要求，成本又较低的实验系统已成为迫切需要：另外，对 于开发条件较差的环境，也要提供一种运行稳定的应用系统。本课题的实验丌发 平台正是为满足以上需求而研制的。 i 2 课题的主要研究内容 本课题从目前高等学校d s p 实验教学的要求出发，构建了基予 t m s 3 2 0 v c 5 4 0 2 的实验开发平台，该平台不仅能够满足正常实验教学要求，同时 也适于工程技术人员开展d s p 开发工作。在本实验平台，可以完成基于 t m s 3 2 0 v c 5 4 0 2 硬件资源的各种实验，主要有：定时器实验、硬件中断实验、主 机接口( h o s t p o r t i n t e r f a c e ，h p i ) 加载实验、并行加载实验、i o 实验、削d 实验、 d a 实验、语音录放实验、语音处理实验等，另外，也可完成各种数字信号处理 算法实验。该实验平台提供三种方式进行开发和实验：第一种是利用d s p 的联合 试验行动组( j o i m t e s t a c t i o ng m 坤，j t a g ) 仿真口通过仿真器在编码合成工作室 ( c o d ec o m p o s e rs t u d i o ，c c s ) 环境下进行各种实验的仿真；第二种是利用c c s 软件完成软件仿真后，可以将其程序代码烧录到电可擦除的存储芯片中，只要一 上电程序就可以脱机运行；第三种是在磁盘操作系统( d i s ko p 删i n gs y s t e m ，d 0 s ) 环境下，通过p c 机的串口将程序代码传给单片机，单片机又通过d s p 的h p i 加 载方式将用户开发的程序代码传给d s p ，由d s p 来执行程序。 】 东北大学硕士学位论文 第一章引言 1 1 课题来源及意义 第一章引言 数字信号处理器( d i 画t a ls i g n a lp r o c e s s o f ，d s p ) ，是美国t i 公司2 0 世纪8 0 年代的划时代产品。在短短几十年里，随着信息技术革命的深入和计算机技术的 b 速发展，数字信号处理技术已逐渐发展为一门主流技术，在数字式程控交换机、 数字式移动电话、多媒体计算机、计算机网络、数字电视、数字音响、智能化家 电、语音、雷达、地震等领域得到了极其广泛的应用。 在这个过程中，d s p 的功能日益强大，技术不断升级，系统不断完善，已由 最初的芯片“贵族”转变为“平民”化的大众技术。可以说，d s p 技术的普及与 应用，已成为不可逆转的潮流。在高等院校中也逐渐将d s p 的相关课程纳入正常 的教学计划中，这必然要配备相应的实验设备，而现在国内开发的d s p 实验系统 价格较高，需要投入大量的设备经费建设d s p 实验室，在这种情况下，研制一种 既能满足正常实验教学要求，成本又较低的实验系统已成为迫切需要：另外，对 于开发条件较差的环境，也要提供一种运行稳定的应用系统。本课题的实验丌发 平台正是为满足以上需求而研制的。 i 2 课题的主要研究内容 本课题从目前高等学校d s p 实验教学的要求出发，构建了基予 t m s 3 2 0 v c 5 4 0 2 的实验开发平台，该平台不仅能够满足正常实验教学要求，同时 也适于工程技术人员开展d s p 开发工作。在本实验平台，可以完成基于 t m s 3 2 0 v c 5 4 0 2 硬件资源的各种实验，主要有：定时器实验、硬件中断实验、主 机接口( h o s t p o r t i n t e r f a c e ，h p i ) 加载实验、并行加载实验、i o 实验、削d 实验、 d a 实验、语音录放实验、语音处理实验等，另外，也可完成各种数字信号处理 算法实验。该实验平台提供三种方式进行开发和实验：第一种是利用d s p 的联合 试验行动组( j o i m t e s t a c t i o ng m 坤，j t a g ) 仿真口通过仿真器在编码合成工作室 ( c o d ec o m p o s e rs t u d i o ，c c s ) 环境下进行各种实验的仿真；第二种是利用c c s 软件完成软件仿真后，可以将其程序代码烧录到电可 x 墨苎垄兰翌主兰堡垒查整二主! ! 主 在此设计硬件开发平台的基础上，研究了数字信号处理的算法设计及其在 d s p 的实现方法，如语音处理算法及各种数字滤波器的设计理论与实现等。 1 3 设计的特点 d s p 的开发基本都采用仿真器方式进行，目前仿真器价格较高，而且使用中 经常出现不稳定现象( 如程序跑飞、程序复位不可靠) 。在程序开发完成之后，还 需要构建加载电路，进行脱机调试。为了实现d s p 开发环境与实际应用环境的一 致性，缩短开发周期，本系统利用d s p 的h p i 加载方式，构建一种新的开发模式。 开发者在此开发模式下，可以先利用c c s 实现软件仿真，将调试通过的程序利用 个人计算机( p e r s o n a ic o m p u t e r ，p c ) 的串口，将程序的h e x 代码写入随机存取 存储器( r a n d o m a c c e s s m e m o r y ，r a m ) 中，借助单片机与d s p 的h p i 通信，实 现目标程序代码的加载，从而使d s p 开发绕过仿真器开发模式。如果将系统中的 r a m 换成电可擦除的存储芯片，只要一上电程序就可实现d s p 的脱机加载运行。 这种开发模式将开发、加载合二为一，即以加载方式作为开发方式，它使开发者 对开发过程一目了然，这种透明化开发过程更利于学习者理解和掌握d s p 的软硬 件原理。另外，这种开发模式还具有成本低，易于推广及运行稳定等优势。 一2 一 东北大学硕士孝位论文第二章i ) s p 技术概论 第二章d s p 技术概论 2 1d s p 应用系统 2 1 - ld s p 应用系统构成 舆型d s p 应用系统如图2 1 所示，输入信号首先进行带限滤波和抽样，然后 进行模拟数字( a i l a l o gt od i g i t a l ，d ) 变换将信号变换成数字比特流。根据奈 奎斯特抽样定理，为保证信息不丢失，抽样频率至少必须是输入带限信号最高频 率的2 倍以上。 图2 1 典型的d s p 系统 f i g 2 1 t h 。r 印r e s e n t a 廿v es 筘t e mo f d s p d s p 芯片的输入是a d 变换后得到的以抽样形式表示的数字信号，d s p 芯片 实现对输入的数字信号进行某种形式的处理，经过处理后的数字榉值再经数字模 拟( d i 舀t a lt oa n a l o g ，d a ) 变换转换为模拟量，再进行内插和平滑滤波就可得到 连续的模拟波形。 必须指出的是，上面给出的d s p 系统模型是一个典型模型，但并不是所有的 d s p 系统都必须具有模型中的所有部件。如语音识别系统在输出端并不是连续的 波形，丽是识别结果，如数字、文字等；有些输入信号本身就是数字信号，因此 就不必进行模数变换了。 2 1 2d s p 应用系统的特点 数字信号处理系统是以数字信号处理为基础，因此具有数字处理的全部优点 1 2 l ： ( 1 ) 接口方便。d s p 系统与其它以现代数字技术为基础的系统或设备都是相互 兼容的，与这样的系统接口以实现某种功能要比模拟系统与这些系统接口要容易 得多； 3 东北大学硕士学位论文第二章d s p 技术概论 ( 2 1 编程方便。d s p 系统中的主要利用软件实现信号的处理，这样可使设计人 员灵活方便地对软件进行修改和升级； ( 3 ) 稳定性好。d s p 系统以数字信号处理的算法为基础，受环境温度以及噪声 的影响较小，可靠性高； ( 4 ) 精度高。】6 位数字系统可以达到1 0 。的精度； ( 5 1 可重复性好。模拟系统的性能受元器件参数性能变化比较大，而数字系统 基本不受影响，因此数字系统便于测试、调试和大规模生产； ( 6 ) 集成方便。d s p 系统中的数字部件有高度的规范性，便于大规模集成。 当然，数字信号处理也存在一定的缺点。例如，在实现某些简单的信号处理 任务，若采用d s p 会增加系统成本。另外d s p 系统中的高速时钟可能带来高频干 扰和电磁泄漏等问题。此外，d s p 技术更新的速度快，要求具有较高的设计理论， 开发和调试工具还不尽完善。 虽然d s p 系统存在着一些缺点，但其突出的优点已经使之在通信、语音、图 像、雷达、生物医学、工业控制、仪器仪表等许多领域得到越来越广泛的应用。 2 1 3d s p 应用系统的开发过程 d s p 系统设计的一般过程如图2 2 所示。 l 。s r 应用 i 定义系统性能指标 上 选择ds p 芯片 软件编程 硬件设计 0 软件调试 硬件调试 、 系统集成 幕统铡试和调试 图2 2d s p 系统的设计流程 f i g 2 2 t h en o wc h a no f d s p d s p 系统设计的一般步骤如下 3 1 ： ( 1 ) 首先必须根据应用系统的目标确定系统的性能指标、信号处理的要求，通 直 东北大学硕士学位论文第二章d s p 技术概论 常可用数据流程图、数学运算序列、正式的符号或自然语言来描述。 f 2 ) 根据系统的要求利用高级语言进行算法模拟。 ( 3 ) 对于实时d s p 系统的设计应包括硬件设计和软件设计两个方面。硬件设 计首先要根据系统运算量的大小、对运算精度的要求、系统成本限制以及体积、 功耗等要求选择合适的d s p 芯片。然后设计d s p 芯片的外围电路及其它电路。软 件设计主要根据系统要求和所选的d s p 芯片编写相应的d s p 汇编程序，若系统运 算量不大且有高级语言编译器支持，也可用高级语言( 如c 语言) 编程。 ( 4 ) 对设计的d s p 系统进行硬件和软件的调试。因为开发环境不可能做到与 实时系统环境完全一致，而且将模拟算法移植到实时系统时必须考虑算法是否能 够实时运行的问题。如果算法运算量太大不能在硬件上实时运行，则必须重新修 改或简化算法。 2 2d s p 应用系统编程工具 目前d s p 开发编程工具基本上采用c 语言编程、汇编语言编程和c 语言与汇 编语言混合编程工具 j 。 般来讲，使用高级语言编程时，编程者不需要了解所用处理器的内部结构， 这一工作交给了编译器；而使用汇编编程时，所有操作都是直接对硬件作用，资 源的使用及时间的消耗都很直观。 d s p 所使用的编程语言一般为c 或汇编语言。用后者编写的程序执行起来更 快一些；而用前者编写程序更简单且易于维护。在对执行速度要求极高的场合才 用汇编。但对于采用d s p 开发的系统常常具有以下两方面的特点： f ) 实时性要求； 佗) 对于信号的处理速度是衡量系统的重要指标。 基于上述特点，在编程语言的选择时应考虑到以下几点： f 1 1 程序的复杂程度。如果所编的程序既长又复杂，建议使用c 语言；如果程 序既短又简单，汇编语言当然是首选。 ( 2 ) 是否要求发挥最快的速度。如果是，汇编语言将使你的硬件损失最小；如 果不是，汇编语言就没有那么大的优越性了，就要考虑c 语言了。 ( 3 ) 由多少人在一起工作完成同一个项目。如果项目很大，则应该选用c 语言 而只在时间要求严格的地方用少量的汇编。 2 3t m s 3 2 0 v c 5 4 0 2p g e l o o 当前业界中应用得最广泛的是t i 的1 m s 3 2 0 系列d s p ，t m s 3 2 0 v c 5 4 0 2 是 t i 于1 9 9 9 年1 0 月推出的性价比极高的定点数字信号处理器d s p 。其主要特点如 5 东北走学硕士学位论文 第二章d s p 技术概论 下【5 】： ( 1 1 1 4 4 引脚，操作速率达1 0 0 m 口s ； f 2 ) 具有先进的多总线结构，三条1 6 位数据存储器总线和一条程序存储器总 线； ( 3 ) 4 0 位算术逻辑单元( a m m e t i cl d 画c a lu n i t ，a l u ) ，包括一个4 0 位桶形 移位器和两个4 0 位累器； ( 4 ) 一个1 7 1 7 乘法器和一个4 0 位专用加法器，允许1 6 位带不带符号的 乘法； ( 5 ) 单周期正规化及指数译码； ( 6 ) 8 个辅助寄存器及一个软件栈，允许使用业界最先进的定点d s pc 语言编 译器； ( 7 ) 数据程序寻址空间1 m 1 6 b i t ，内置4 k 1 6 b i tp dr o m 和1 6 k 1 6 b i t d a r a m ： ( 8 ) 内置可编程等待状态发生器，锁相环( p h a s el o c k e dl o o p ，p l l ) 时钟产 生器，两个多通道缓冲串行口，一个8 位并行与外部处理器通信的h p i 口，2 个 1 6 位定时器以及6 通道直接存储器存取( d 打e c t m e m o r y a c c e s s ，d m a ) 控制器； ( 9 ) 低功耗，工作电源为3 v ( i o ) 和1 8 v ( c o r e ) ，o 3 2 m w m i p s ，特别 适合电池供电设备。 2 3 1 主要性能 从以下几个方面介绍喇s 3 2 0 v c 5 4 0 2 的主要特征： ( 1 ) c p u 结构 ( a ) 先进的多总线结构，一条程序总线，三条数据总线，四条地址总线； ( b ) 4 0 - b i t 的算术逻辑单元( a l u ) ，包括一个4 0 七i t 的桶形移位器和两个独立 的4 0 - b i t 累加器； ( c ) 1 7 1 7 峋t 并行乘法器，耦合至一个专用的加法器，做非流水的单周期乘 法累加运算； ( d ) 指数编码器，在单周期内计算一个4 0 i b i t 累加器值的指数； ( e ) 两个地址发生器，包括8 个辅助寄存器和2 个辅助寄存器算术单元。 ( 2 ) 指令集 ( a ) 单指令循环和块循环操作； ( b ) 块存储器搬移指令，更便于程序和数据管理； ( c ) 3 2 _ b i t 长操作数指令： ( d ) 同时读取2 操作数和3 操作数指令； ( e ) 算术指令带并行存储和并行装入； 一6 东北大学硕士学位论文第二章d s p 技术概论 m 条件存储指令： ( g ) 快速中断返回。 f 3 1 片内外设 f a ) 软件可编程等待状态发生器； f b ) 软件可编程存储体切换； ( c ) 片内锁相环( p u ，) 时钟发生器，内部振荡器或外部时钟； ( d ) 外部总线断开控制，以禁止外部数据总线，地址总线和控制总线； ( e ) 数据总线可以挂起； ( f ) 可程控定时器。 f 存储器 1 9 2 k 字1 6 - b i t 可寻址空间( 6 4 k 字程序空间，6 4 k 字数据空间，6 4 字i o 空 间) 。加上外部存储器，数据程序存储空间扩充到l m 1 6 b i t ，片内置4 k 1 6 b i t p 他 r o m 和1 6 k 1 6 b i t d a r a m 。 f 5 1 电源 ( 曲用节电模式的i d l e l ，i d l e 2 ，i d l e 3 作功耗控制； f b ) 可以禁止c l k o u t 信号。 ( 6 ) 仿真 i e e e l l 4 9 1 边界扫描逻辑与片内扫描逻辑接口。 ( 7 ) 速度 单周期1 0 n s 执行时间，定点指令( 5 1 0 ，2 0 4 0 ，1 0 0 m i p s ) 可选择。 2 3 2 寻址模式 5 4 0 2d s p 有七种基本的寻址方式【“，立即数寻址、绝对地址寻址、累加器寻 址、直接寻址、间接寻址、存储器映射寄存器寻址、堆栈寻址。 ( 1 ) 立即数寻址 在立即数寻址方式中，操作数直接包括在指令中。这里操作数有两种类型： 短立即数和长立即数。短立即数寻址长度可以是3 、5 、8 、9 位，放在一个字长的 指令中。长立即数是1 6 位，放在两字节长的指令中。指令中的立即数长度取决于 所使用的指令。 例如，把立即数0 f o h 装入累加器a ，其正确的指令为： l d 捍o f o h ，a ( 2 ) 绝对地址寻址 5 4 0 2 的绝对寻址有四种形式。 ( a ) d m a d 寻址( 数据存储区寻址) ：d m a d 寻址用一标号或一数据指明数 据空间地址，这类指令有： 7 东北大学硕士学位论文 第二章d s p 技术概论 m v d ks m e m ，d m a d m v d md m a d ，m m r m v k dd m a d ，s m e m m ：v m dm m r ，d m a d 例如，把数据空间中d 触r a l 标注的地址里的数复制到由a r 2 指向的数据存 储单元中去： m k dd d a l ，+ a r 2 d a r r a l 标注的地址就是一个d 1 1 1 a d 值。 ( b ) p m a d 寻址( 程序存储区寻址) ：p m a d 寻址用一标号或一数据指明程序空间 地址，这类指令有： f i r sx m e m ，y m e m ，p m a d m a c ds m e m ，p m a d ，s r c m a c ps m e m ，p m a d ，s r c m v d ps m e m ，p m a d m ：v p dp m a d ，s m e m 例如，把用t a b l e l 标注的程序存储器单元中的一个字复制到a r 2 所指向的 数据存储器单元中去： m v p dt a b l e l ，斗a r 2 t a b l e l 所标注的地址就是一个p n l a d 值。 ( c ) p a 寻址( 端口寻址) ：p a 寻址用一标号或一数值指明外部i ，o 口地址，这 类指令有： p o i rr ，s m e m p o r l 、ws m e m ，p a 例如，把一个数从端口地址为f 2 f o 的i ，o 口复制到a r 5 指向的数据存储器单 j 已： p o r t rf 2 f o ，母a r 5 f 2 f o 指的是端口地址。 f d l ( 恤) 寻址：t ( 1 k ) 寻址也是用标号指明数据空间地址。 例如，把地址为b u f f e r 的数据单元中的数装载到累加器a 中： l d4 ( b u f f e r ) ，a 使用这类指令的好处在于不用修改d p 和a r 值。但有一点要注意的是，这类 指令不能用于重复执行单指令中( r p t ，r p t z ) 。 ( 3 ) 直接寻址 在直接寻址中，数据存储器的地址由基址和偏移地址结合而成。指令中包含 数据存储器地址( d m a d ) 的低7 位。基址可以存放在数据页指针寄存器d p 或堆 r 东北大学硕士学位论文第二章d s p 技术概论 栈指针寄存器s p 中。基址将数据存储器分为5 1 2 页( o 一5 1 1 ) ，每一页有1 2 8 字。 例如，把存储器单元s a m p l e 中的内容加到累加器b 中去： a d ds a m p l e ，b 地址s a m p l e 的低7 位放在指令字中。 f 4 ) 闻接寻址 间接寻址对于访问在存储区内的表，数组或其它有序集合来说是一种高效的， 功能极强的方式。间接寻址的地址不是在指令中表达，而是位于辅助寄存器 ( a s s i s t a n tr e g i s t c r ，a r ) 中。a r 的使用具有不少优点。首先，a r 是1 6 位的寄 存器，这样无需借助于数据页寄存器便可以定位整个数据存储映射区的任意单元。 另外，在读过操作数后，a r 可自动增加或减少，这就为以后的操作指定了一个新 的起点。这些特点使循环操作可更快速，更容易执行。 例如，在循环程序中可以有如下功能的操作：将a r 5 中的数据与t 寄存器中 数据相乘后与累加器a 中数据相加，结果存入累加器a 中，且a r 5 的地址加l ： m a c + a r 5 + ，a ( 5 ) 存储器映射寄存器寻址 存储器映射寄存器寻址用来修改存储器映射寄存嚣，但不会影响到当前的d p 值或s p 值。在这种模式下，由于d p 和s p 都不用修改，因此寄存器的附加开销 最小。存储器映射寄存器寻址可用于直接和间接寻址，具体产生地址的方法如下： ( a ) 当采用直接寻址方式时，数据存储器的低7 位来自指令字。不管当前的 d p 和s p 的值为何值，强制将高9 位地址清o 。 f b ) 当采用间接寻址方式时，数据存储器地址的低7 位来自当前辅助寄存器的 7 个最低位。地址的高9 位为0 。辅助寄存器的高9 位在操作之后被强制 清o 。 例如，把存储器映射寄存器a r 4 中的值装入到目的累加器a 中： l d m a r 4 ，a ( 6 ) 堆栈寻址 系统堆栈是在中断和调用子程序时用于保存当前程序环境或要传送的参数。 堆栈存放数据是从高端地址向低端地址进行的。5 4 0 2 用一个1 6 位的堆栈指针s p 来寻址堆栈，s p 总是指向最后存入堆栈的数据。下面4 条指令用堆栈寻址来访问 堆栈： p s h d 将一个数据存储器的值压入堆栈； p s h m 将一个存储器映射寄存器的值压入堆栈； p o p d 从堆栈弹出一个数至数据存储单元； p o p m 从堆栈弹出一个数至m m r 。 例如，将由s p 寻址的数据存储器单元的内容转移到指定的存储器映射寄存器 一0 东北大学硕士学位论文第二章d s p 技术概论 a r 5 中： p o p m a r 5 f 7 ) 累加器寻址 累加器寻址将累加器的内容作为地址来使用( 通常是低1 6 位) 。这种寻址方 式是将程序存储器作为数据存储器来访问。 有两种指令使用这种模式寻址：r e a d as m e m 和w r j t as m e m 。 r e a d a 从累加器a 指示的程序存储器单元中传送一个字到s m e m 指明的数 据存储器单元。 w 赳t a 从s m e m 指示的数据存储器单元中传送一个字到累加器a 指明的程序 存储器单元中。 例如，将累加器a 指示的程序存储器中的内容传送到指定的数据存储器单元： r e a d a6 2 。3 3 多通道缓冲串行口 5 4 0 2 支持两个多通道缓冲串行口( m 谢t j c h a n n 8 lb u 如r 甜s e f j 越p o r t ，m c b s p ) ， 它既可以实现时分多路通讯功能，又可以通过d s p 提供的d m a 功能实现不用c p u 参与的自动缓存功能，从而把c p u 从繁重的串口通讯中解放出来，提高运行效率。 由图2 3 可知，m c b s p 串口由引脚、接收发送部分、时钟及帧同步信号产生器、 多通道选择以及c p u 中断信号和d m a 同步信号等组成【7 】。 同以前的串口相比，m c b s p 串口具有更大的灵活性： ( 1 ) 串口的接收、发送时钟既可由外部设备提供又可由内部时钟发生器提供。 在本设计中就是利用了外部a 仍转换器的时钟信号： ( 2 ) 帧同步信号和数据时钟信号的极性既可单独编程，内部时钟和帧同步信号 产生器也可由软件编程控制； ( 3 ) 串口信号的发送和接收部分既可单独进行又可合在一起配合工作； ( 4 ) c p u 中断信号和d m a 同步信号使得m c b s p 串口可由c p u 控制运行，又 可单独通过d m a 方式运行。 ( 5 ) 多通道选择部分使得串口具备了多通道信号通讯能力，它的多通道接收和 发送能力可达1 2 8 个通道； ( 6 ) 数据宽度可在8 、1 2 、1 6 、2 4 和3 2 比特中任选，并可对数据进行a 律和u 律压缩扩展。 一1 0 东北大学硕士学位论文 第二章d s p 技术概论 图2 3 多通道缓冲串行口内部结构 f i g 2 3 m c b s pa r c h i t e 咖ec h a r t r s r r b r d r r捶蝼舞喜耩 披据接收寄存器 d 珏数据发送寄存嚣 x s r 发送移位寄存器 2 3 4 中断系统 5 4 0 2 的中断请求按c p u 的控制级别分为不可屏蔽中断和可屏蔽中断两大类 f 8 】。 不可屏蔽中断无法用软件屏蔽，只要此类中断发生，c p u 立即响应。这类中 断中有两个可以通过硬件控制，其余只能通过软件控制。两个可以通过硬件控制 的不可屏蔽中断分别是中断优先级最高的复位中断r s 以及优先级为2 的n m i 。复 位中断对芯片的所有操作产生影响，而n m i 不会对任何c p u 的现行操作产生影响， 但会禁止其它中断的响应。 可屏蔽中断是可以通过软件屏蔽或开放的硬件或软件中断。这里的软件中断 是指利用程序指令，例如i n r r ，t r a p ，r e s e t 等进行中断触发。硬件中断有两 种形式：一是由片外信号触发的外部硬件中断；二是由片内外设触发的内部硬件 中断。当不同硬件中断同时引发时，按其优先级先后响应。 皿rr弧r r 隙麒 鼹碌x r 船 盯耵舯m m 丽嚣繇腿般盟躲慧一滞器器 嗽泓 慧量一 东北大学硕士学位论文第三章开发平台硬件设计 第三章开发平台硬件设计 3 1 系统总体结构 本系统以t m s 3 2 0 v c 5 4 0 2 的最小系统为核心，扩展了电平转换电路、单片机 最小系统、语音处理电路、电可擦除可编程只读存储器( e 1 e 。试c a l l ye r a s a b l e p m g r 阴1 i n a b l er e a d o i l l ym e m o r y ，e e p r o m ) 并行加载电路、h p i 接口设计、i o 扩展电路以及辅助电路等。系统总体设计结构如图3 。1 所示，下面重点讨沧部分电 路的设计。 丧辆 e e p r o m 并行加载 引导电路 图3 1 系统总体结构框图 f i g 3 1s y s t e mc h a n 3 2d s p 最小系统设计 d s p 最小系统设计以1 m s 3 2 0 v c 5 4 0 2 为核心，扩展了电源管理芯片、j t a g 仿真口、时钟电路及用于系统测试的电路。 3 2 1 电源管理芯片 i m s 3 2 0 v c 5 4 0 2 芯片采用低电压供电方式，这可以大大降低d s p 的功耗，所 以在设计中出现了很多新的问题及技术。t m s 3 2 0 v c 5 4 0 2 的电源分两种，即内核 电源和j o 电源。其中，电源采用3 3 v ，而内核电源为1 8 v 【9 】o 一1 2 一 裂焉 东北大学硕士学位论文第三章开发平台硬件设计 t m s 3 2 0 v c 5 4 0 2 的电流消耗主要取决于器件的激活度，内核电源消耗的电流 主要取决于c p u 的激活度，外设消耗的电流决定于正在工作的外设及其速度，一 般与c p u 相比，外设消耗的电流是比较小的。时钟电路也需要消耗一部分电流， 而且这部分电流是恒定的，与c p u 和外设的激活度无关。内核电源为器件的所有 内部逻辑提供电流，包括c p u 、时钟电路和所有外设。i o 电源只为外部接口引脚 提供电压，消耗的电流决定于外部输出的速度和数量，以及在这些输出，卜= 的负载 电容。 为了满足1 m s 3 2 0 v c 5 4 0 2 对电源的要求，系统中采用t i 公司t p s 7 6 7 d 3 1 8 的专用电源芯片，其电源输入为5 v ，可以产生输出1 8 v 、3 3 v ，最大输出电流 l a ，带过热保护功能。完全可以满足系统中1 m s 3 2 0 v c 5 4 0 2 和t l c 3 2 0 a d 5 0 等 芯片对1 8 v 、3 3 v 电压、电流的要求。 3 2 2 时钟电路 系统时钟电路采用无源晶振，利用5 4 0 2 的x l 和x 2 两个引脚，接法如图3 2 所示。 蓬 图3 2 无源晶振接线图 f i g 3 2 n ec o n n e c n o n0 f p a s s i v ec f y s 诅卜c o n 仃0 1 1 e r 表3 1倍频与c l k m d l c l k m d 3 的关系 t a b l e3 1t h ec o n n e c n o nb e t w e e n 舶n q u e n c ym u l t i p l i c a t i o na n dc l k m d l c l 时佃1 3 c l k c m d l c u ：c m d 2 c l k c m d 3复位值时钟模式 oo oe 0 0 7 hp l l + 1 5 o01 9 0 0 7 hp l l + 1 0 o1o 4 0 0 7 hp l l + 5 1o0 1 0 0 7 hp l l + 2 l10f 0 0 7 h p l l + l l】1 0 0 0 0 hp l l 也 1o】f 0 0 0 h p l l 4 可以利用d s p 的一组引脚c u 洲d 1 c l k m d 3 来调整d s p 工作频率的高低 1 3 东北大学硕士学位论文 第三章开发平台硬件设计 由此类引脚状态决定d s p 内部倍频的大小，倍频是指在外部晶振的基础上乘以设 定的倍数。倍频与c l k m d l c l k m d 3 的关系如表3 1 所示。 3 2 3 系统测试电路 最小系统设计是否成功的一个检验标志是，接上电源和仿真器后，能够顺利 进入系统仿真环境，就表明系统工作正常。这里采用更直接的方法，将d s p 的x f 引脚接一个发光管，编写一段程序控制x f 引脚的状态，让它输出方波，方波的占 空比可以由改变程序来实现。如果系统工作正常，可以在引脚看到发光管的闪 烁，也可以由示波器看到直观的波形。测试程序代码如下： d s p 的测试程序 删m e 2 s；定义存储器映射寄存器的符号 b e g i n ：；程序开始标号 s s b xx f ：x f 日i 脚置高 n o p；空操作，等待 r p t # 8 0：将下一条指令重复执行8 0 1 次 1 1 0 p；这里，重复执行，只是使x f 引脚保持高电平。等待的时 间决定着输出高电平的时间。 x f 引脚置低 ；无条件跳转到b e g i n ，以便重复输出波形 ；程序代码结束，程序实际不会执行到此 3 3e e p r o m 并行加载电路设计 3 3 11 m s 3 2 0 v c 5 4 0 2 引导加载方式简介 引导加载程序被用来将程序代码由芯片外部传送到内部或外部的程序存储器 中去。这使得代码可以存储在低速非易失性的外部存储器当中，而在高速的内部 存储器中执行。这样省去了对5 4 0 2 内部r o m 的掩膜编程，节省了许多开支。 1 4 一 o o o 瓤 灯 瓤 跚 唧 群 # 社 唾耐 科唧妇唧叫泖耻唧一 东北大学硕士学位论文第三章开发平台硬件设计 引导加载程序提供了多种加载代码的方式以适应不同系统的需要。这包括多种 并行加载和串口加载及h p i 加载，保证了系统的最大灵活性。引导加载程序同时 支持8 位及1 6 位模式。引导加载程序使用多种控制信号( 中断、b 1 0 及x f 脚) 来决定采用何种模式。 为满足不同系统的需要，5 4 0 2 提供了多种不同的加载方式。以下简单介绍各 种加载方式【l o 】： f 1 ) 主机接口引导方式：在这种方式中代码是由外部主机通过h p i 口加载到片 内存储器的。当外部主机在0 0 7 f 单元中写入非零的用户代码起始地址后，程序将 跳到该地址处开始执行。 f 2 ) 并行引导方式( 8 位或1 6 位) ；在这种方式中，引导加载程序将利用外部接 口总线从数据空闻读入一个引导表，其中包含了代码段、每段代码的目的地址、 加载完成后的执行地址及其它一些配置信息。 ( 3 ) 标准串口引导模式( 8 位或1 6 位) ：在这种方式中，引导加载程序利用工作 在标准状态下的多通道缓冲串行口( m c b s p ) 读入引导表，并利用表中指定的信 息加载代码。m c b s p 0 支持1 6 位串行接收模式；m c b s p l 支持8 位串行接收模式。 f 4 ) 8 位串行e e p r o m 引导模式：在这种模式下，引导加载程序从与m c b s p i 相接的e e p r o m 中按照引导表的内容读入用户代码。m c b s p l 工作在时钟停止的 s p i 模式。 f 5 ) i o 引导模式( 8 位或1 6 位) ：在这种模式中，引导加载程序从o h 地址的 i o 口，利用外部并行总线读入引导表，同步的握手协议是由x f 和b 1 0 两个引脚 完成的。该方式允许数据的传输速率由外部器件决定。 一旦引导加载程序工作之后，它将进行一系列检查操作，以确定采用何种引 导模式。它首先检查h p i 模式的条件。如果条件满足，它将进行 王p i 加载，否则 继续检查直到选出合适的模式。 3 3 2e e p r o m 并行加载电路的设计 e e p r o m 并行加载电路如图3 3 所示，这里采用e e p r o m 2 8 2 5 6 ，其地址线与 d s p 的a o a 1 4 直接相连，数据线通过1 6 2 4 5 与d s p 的数据线连接。控制信号的 接法为：w e 与d s p 的刚w 相连；c e 与d s p 的d s 相连；o e 与d s p 的m s t r b 相连。 1 5 - 东北大学硕士学位论文第三章开发平台硬件设计 薄0 d s p a 0 a 1 4 2 知 图3 - 3e e p r o m 并行加载电路 f i g 3 3 e e p r o m p a r a 】1 e 1b o o n o a dc i r c u i t 3 1 3 3e e p r o m 并行加载程序的实现 下面以一个简单的闪灯的程序为例介绍并行加载程序的实现过 程： f l a s h o u t of l a s h h e x i - b o o t o r g4 0 0 0 h b o o t m e m w i d t h8 一r o m w i d t h8 一e0 0 8 0 h 用h e x 5 0 0 e x e 工具生成可烧录的文件( f l a s h h e x ) 。用烧录 器将该文件烧入r o m 中。h e x 源代码如下： ：2 0 4 0 0 0 0 0 q 8 a a l 7 - f 里e e 8 旦q j o 她q 【q 且8 q 【她1 7 j 立q q q j - o q 壁o i l z z18 3 q q q z 旦q q z 垒q q 鸯e 旦旦q 2 生q q 墨5 b ：2 0 4 0 2 0 u 0 卫q 2 三q q 墨q 垒窒5 璺竺主z 21 呈! z q 2 21 垒q ! q 里鱼墨q q 窒q 鱼苎垦q q 墨基 q q 曼璺竺皇生窆q q q q c 5 ：0 0 0 0 0 0 0 1 f f 其中加虚线的为引导表的表头，加实线的为d s p 的程序代码， 其它部分为h e x 文件中长度、地址、校验和等信息。 一1 6 东北大学硕士学位论文第三章硐笔益垂陴滋 夔i 一| ；l 餮l 踅 三? 垂耋差嚣幕霉： 辩曼甭话薹瓠 蚕；l 委? 萤量毒芝鞫薹b 李垂 i i 已! 是| 鞫g 蚕 i 辇；l 荔璺。萋可簿鬟啦曝鬟鋈囊雾鬻蠢冀强蠢鬻 鞘到杀。“群旁鲁器鬃茧蓟蕊拶野裂罐塑通胃嘲澳演陛淄谦譬 宾： 靠妻墓雾囊。毽餮i ：薹耋霉囊喾誊? 誊醵疆 。l 浦嘉同l i g 璧i l ! 囊 重垦嬖l 描谓宾状语突出 了主语致力于某种动作行为的意向，这个意向始终贯穿动作行为施加的过程，致 使动作行为实现主语所要求的结果。是利用句法和语义相悖的构造实现语用效 果的。所以具有突出谓语和宾语信息焦点的作用。 在对描谓宾状语分析的过程中发现现代汉语中韵描谓宾状语在一定的情况下 也体现出了定语和状语、状语和补语具有同一性的特点。 在此基础上指出，在一定的条件下，线性句法结构上的定语、状语、补语是语 义结构层面果。1 0 8 x 查苎垄! 竺主堂堡笙墨 注意： 第三章开发平台硬件设计 ( 1 ) 这里采用e e p r o m 是2 8 c 2 5 6 ( 3 2 k ) ，最高地址单元为7 f f f h 。因此引导 表在r o m 中的地址应写在该单元，本例为4 0 0 0 h 。( 2 ) 汇编源码f l a s h a s m ，必须加一v 5 4 8 选项，这样h e x 5 0 0 e x e 才能生成正 确的b o o t l o a d e r 所需要的引导表。 34h p i 接口电路及单片机最小系统设计 i p i 是主机与5 4 0 2 进行数据交换的8 b i t 并行数据口。该接口在5 4 0 2 芯片上， 内部有h p l 数据寄存器，h p i 控制寄存器及h p i 地址寄存器。h p i 口用8 - b i t 的数 据线传输1 6 b i t 的数据，可通过设置控制寄存器的相关位控制高8 位和低8 位的传 输。h p i 有两种工作方式：一种是主机独占模式；另一种是主机和5 4 0 2 共享模式。 共享模式是通用的方式，二者都可访问h p i 数据存储器。在二者产生冲突时，主 机有较高的优先权，而5 4 0 2 插入一个等周期。h p i 传输数据率是每5 个c l k o u t 时钟周期传输1 字节。5 4 0 2 的h p i 是改良的增强型。其具体结构如图3 6 所示u “。 h d 7 _ o ) 图3 6h p i 结构框图 f 培3 6 疋la r c h i t e c h mc h a n 3 4 1h p i 引导方式分析 h p i 模式是d s p 复位后首先检查的模式。复位发生后，引导加载程序首先将 数据存储器0 0 7 f h 单元初始化为o 并使用该单元作为主机将代码加载完的提示。 】8 东北大学硕士学位论文第三章开发平台硬件设计 器具有自动增长的特性，在每写入一个数据前和每读一个数据后，它都会自动加1 。 这样，如果使用了该功能，只需设定一次h p l 地址寄存器即可实现连续数据块的 写入和读出。只是在实现上，数据应首先从主枫发到h p i 数据寄存器中，然后根 据h p i 地址寄存器指定的地址，h p i 数据寄存器中的数据再写到片内ra 4 中。 本通信电路采用单片机8 9 s 5 2 实现主机与5 4 0 2 的h p i 通信。8 9 s 5 2 的p 1 7 引脚产 生5 4 0 2 的h 刚w 信号。利用8 9 s 5 2 的p 1 1 、p 1 2 引脚与5 4 0 2 的h c n t l o 、h c n t l l 信号相连，用来选择h p 】的3 个寄存器，利用h b 】l 引脚识别主机传过来的是第一个 字节还是第二个字节。 在采用5 4 0 2 的 口l 引导方式时，还得在硬件电路上直接将5 4 0 2 的h i n t 脚 与d s p 的矾t 2 脚相连，因为h p i 模式是复位后首先检查的模式，引导加载程序 检查标志寄存器中玳t 2 位是否为1 ，如果是1 ，则进行h p l 加载。复位发生后， 引导加载程序首先将数据存储器0 0 7 f h 单元初始化为o ，代码传完后，在该单元 写入代码存放的位置，以便5 4 0 2 跳去执行。当芯片复位之后，如果引脚m p m c = o ， 位于5 4 0 2 片内r o m 的引导加载程序将开始执行。 扶电路图中可以看到，主机8 9 s 5 2 使用了复用地址总线和数据总线的方法， 所以8 9 s 5 2 通过h c n t l o l 和皿i l 状态位设置所需的访问模式，并通过h a s 引 脚的下降沿锁存。h c s 引脚产生一个上升沿锁存传送的数据。 3 4 4 基于l