（信号与信息处理专业论文）基于fpga和usb+20的视频图像采集系统的设计.pdf

原创性声明嬲煳螋 本人声明：所呈交的学位论文是本人在导师的指导下进行的研究工作及取得的研究成果。除本文已 经注明引用的内容外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得内墓直太堂 及其他教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论 文中作了明确的说明并表示谢意。 学位论文作者签名： 日 摊指导教师签名避 力j d 、；加 日期：冽c ) si 髟 在学期间研究成果使用承诺书 本学位论文作者完全了解学校有关保留、使用学位论文的规定，即：内蒙古大学有权将学位论文的 全部内容或部分保留并向国家有关机构、部门送交学位论文的复印件和磁盘，允许编入有关数据库进行 检索，也可以采用影印、缩印或其他复制手段保存、汇编学位论文。为保护学院和导师的知识产权，作 者在学期间取得的研究成果属于内蒙古大学。作者今后使用涉及在学期间主要研究内容或研究成果，须 征得内蒙古大学就读期间导师的同意；若用于发表论文，版权单位必须署名为内蒙古大学方可投稿或公 开发表。 学位论文作者签名： 日 指导教师签 随着信息技术的发展，图象处理和图形图像算法的研究受到人们的广 泛关注。如何将算法硬件化成为一个重要的研究方向。数据采集作为信息 来源的重要途径，是信息技术发展的重要基础之一。因此，一个可以实现 数据采集扩展应用的高速数据传输与处理系统具有广阔的应用前景。 u s b 是一种新式总线接口标准，具有高速、可靠、可扩展、即插即用 等特点。u s b 2 0 协议中，数据的最高传输速率提高到4 8 0 m b p s ，这就使 通过u s b 实现快速传递大容量数据的外设成为现实。而f p g a 芯片因其 上作频率高、设计周期短、成本低廉，可重复擦写等优点，被广泛应用于 数据处理与算法实现中。 本文结合u s b 与f p g a 芯片的优点详细介绍了一种视频图像采集与存储 系统的设计方案，实现了具有前端视频采集、图像传输、图像数据显示的系统。 该系统采用a l t e r a 公司的f p g a 芯片作为视频采集中央处理器，以c y p r e s s 公 司的c y 7 c 6 8 0 1 3 芯片为核心，采用s l a v ef i f o 传输模式完成f p g a 与p c 机 之间数据传输硬件电路的设计，并在p c 机端实现视频图像采集数据信息的显 示。 关键词：f p g a 芯片；u s b2 0 数据传输；视频采集；s l a v ef i f o w i t ht h ed e v e l o p m e n to fi n f o r m a t i o nt e c h n o l o g y , t h es t u d yo ft h ea l g o r i t h mo f g r a p ha n di m a g ep r o c e s s i n gd r a wt h ea t t e n t i o no ft h ep u b l i c h o wt oa c h i e v et h e h a r d w a r er e a l i z a t i o no fa l g o r i t h mh a sb e c o m ea ni n c r e a s i n g l ys i g n i f i c a n tr e s e a r c h o r i e n t a t i o n d a t aa c q u i s i t i o n ，a sa ni m p o r t a n ta p p r o a c ho fs o u r c e so f i n f o r m a t i o n ，i s o n eo ft h em o s t s i g n i f i c a n tf o u n d a t i o n so ft h ed e v e l o p m e n to fi n f o r m a t i o n t e c h n o l o g y ；t h e r e f o r e ，ah i g h s p e e dd a t at r a n s m i s s i o na n dp r o c e s s i n gs y s t e m w h i c hc a nb ea p p l i e dt or e a l i z et h ee x t e n d e da p p l i c a t i o no fd a t aa c q u i s i t i o nh a v ea b r o a da p p l i c a t i o np r o s p e c t t h eu s bi san e wb u si n t e r f a c es t a n d a r dw h i c h p o s s e s s e sm a n yf e a t u r e ss u c h a sh i g hs p e e d ，r e l i a b i l i t y , e x p a n d a b i l i t ya n dp n p ，e t c t h et o pr a t eo fd a t a t r a n s m i s s i o nr a i s e st o4 8 0 m b p si nt h eu s b 2 0p r o t o c o l ，w h i c hm a k e st h ep e r i p h e r a l e q u i p m e n t t h a tc a nt r a n s f e rl a r g eq u a n t i t i e so fd a t av i a t h eu s b a v a i l a b l e m o r e o v e r , t h ef p g a c h i ph a sb e e nw i d e l yu s e di nd a t ap r o c e s s i n ga n dt h ei m p l e m e n t a t i o no f a l g o r i t h md u et oi t sh i g hw o r k i n g 丘e q u e n c y , s h o r td e s i g nc y c l e ，l o wc o s t ，r e w r i t a b l e c h a r a c t e r i s t i c sa n dm a n yo t h e rm e r i t s t h i sa r t i c l ew h i c hs y n t h e s i z et h ea d v a n t a g e so ft h eu s ba n dt h ef p g ac l i p g i v e sad e t a i l e da c c o u n to ft h ed e s i g np r o p o s a lo ft h ea c q u i s i t i o na n dm e m o r y s y s t e mo fv i d e o sa n di m a g e s ，a n dt h i sp l a na c h i e v e ss u c hd i s p l a ys y s t e mw i t h f r o n t - e n dv i d e oa c q u i s i t i o n ，i m a g et r a n s m i s s i o na n d i m a g ed a t ad i s p l a y t h i ss y s t e mw h i c ha d o p tt h ef p g ac l i po ft h ea l t e r ac o m p a n ya si t sv i d e o c a p t u r ec e n t r a lp r o c e s s o r , u s et h ec y 7 c 6 8 0 13c h i po ft h ec y p r e s sc o m p a n ya si t s c o r e t h es y s t e mn o to n l y a d o p tt h es l a v ef i f o t r a n s m i s s i o nm o d et oc o m p l e t e t h ed e s i g no fd a t at r a n s m i s s i o nh a r d w a r ec i r c u i tb e t w e e nt h ep ca n dt h ef p g ab u t c a na l s od i s p l a yt h ea c q u i s i t i o ni n f o r m a t i o no ft h ev i d e oi m a g eo np c k e y w o r d s ：f p g ac h i p ；u s b 2 0d a t at r a n s f e r ；v i d e oc a p t u r e ；s l a v ef i f o 目录 第一章绪论1 1 1 课题研究背景1 1 2 课题研究目标。2 1 3 课题研究内容2 第二章系统设计方案3 2 1 课题设计思路3 2 2 课题设计方案3 2 2 1 系统整基本体结构3 2 2 2 系统基本工作原理4 第三章视频信号采集与存储5 3 1 视频信号采集5 3 2s a a 7 11 3 寄存器配置6 3 2 1s a a 7 113 简介。6 3 2 21 2 c 协议简介9 3 2 3s a a 7 11 3 寄存器配置1 0 3 2 4s a a 7 11 3 仿真与验证1 0 3 3 视频图像存储的实现1 2 3 3 1s r a m 读写控制1 2 3 3 2 视频图像的存储1 4 第四章u s b 2 0 视频信号传输1 6 4 1 u s b 简介1 6 4 1 1u s b 系统组成1 6 4 1 2 u s b 2 0 的概j 苤1 7 4 1 3c y 7 c 6 8 0 1 3 芯片简介l8 4 2u s b 2 0 数据通信解析21 4 2 1u s b 数据传输的四种类型2 2 4 2 2 本文所采用的u s b 数据传输类型2 3 4 3s l a v ef i f o 控制器模块设计2 4 4 3 1 c y 7 c 6 8 0 1 3 与外设的数据传输模式2 5 4 3 2 系统硬件框图2 6 4 3 3s l a v ef i f o 写数据传输2 8 4 3 4s l a v ef i f o 写时序分析3 0 4 4 固件程序设计31 4 4 1 c y p r e s s 固件程序框架3 2 4 4 3寄存器的配置。3 4 3 7 3 8 3 8 。3 9 4 0 4 1 4 2 4 2 4 2 4 4 。4 4 。4 4 4 5 4 6 5 2u s b2 0 采集验证4 7 5 2 1 采集图像数据验证4 7 5 2 2 采集图像显示验证4 8 第六章总结与展望5 l 6 1 全文总结51 6 2 未来展望51 参考文献5 2 附录1上位主机程序5 4 附录2 固件主程序6 1 附录3 驱动程序i n f 文件6 5 致谢6 7 数字图像处理( d i g i t a li m a g ep r o c e s s i n g ) 又称为计算机图像处理，它是指将图像信号 转换成数字信号并利用计算机对其进行处理的过程。图形处理技术在许多应用领域受到广 泛重视并取得了重大的开拓性的成就，属于这些领域的有航空航天，生物医学工程，工业 检测，机器人视觉，公安司法，军事制导，文化艺术等，使图像处理成为- - i - j 引人注目， 前景远大的新型学科。 数字图像处理主要研究的内容有以下几个方耐1 1 1 2 1 3 1 ： ( 1 ) 图像变换由于图像阵列很大，直接在空间域中进行处理，涉及计算量很大。因此， 往往采用各种图像变换的方法，如傅立叶变换、沃尔什变换、离散余弦变换等间接处理技 术，将空间域的处理转换为变换域处理，不仅可减少计算量，而且可获得更有效的处理( 如 傅立叶变换可在频域中进行数字滤波处理) 。目前新兴研究的小波变换在时域和频域中都具 有良好的局部化特性，它在图像处理中也有着广泛而有效的应用。 一 ( 2 ) 图像分割图像分割是数字图像处理中的关键技术之一。图像分割是将图像中有意 义的特征部分提取出来，其有意义的特征有图像中的边缘、区域等，这是进一步进行图像 识别、分析和理解的基础。虽然目前已研究出不少边缘提取、区域分割的方法，但还没有 一种普遍适用于各种图像的有效方法。因此，对图像分割的研究还在不断深入之中，是目 前图像处理中研究的热点之一。 ( 3 ) 图像分类( 识别) 图像分类( 识别) 属于模式识别的范畴，其主要内容是图像经 过某些预处理( 增强、复原、压缩) 后，进行图像分割和特征提取，从而进行判决分类。 图像分类常采用经典的模式识别方法，有统计模式分类和句法( 结构) 模式分类，近年来 新发展起来的模糊模式识别和人工神经网络模式分类在图像识别中也越来越受到重视。 随着计算机的广泛应用，其外设日益丰富，各种不同接口的外设层出不穷。传统的图 像传输普遍采用由p c 机主板所提供的各种接口来实现，如p c i 接口、e p p 接口、i e e e1 3 9 4 接口等。p c i 接口的最高速率可达到1 3 2m b s ，但其安装麻烦，价格昂贵，可扩展性差，无 法专门对其做电磁屏蔽，在高速传输方面速度也不够理想。e p p 接口无需用p c 机中的其他 内蒙古大学硕士毕业论文 卡，可无限制连接数目，设备安装使用容易，但最高速率只有2 m b s ，速度比较慢，主要用 于低端性能要求不高的场合。i e e e1 3 9 4 接口允许连接多种高性能设备，使其高性能总线互 连，传输速率可达4 0 0m b s ，其中i e e e1 3 9 4b 可达3 2g b s ，主要使用在高速的影像或者 没有外围连接p c 的场合，其外围电路复杂，且造价昂贵。与以上接口相对应的通用串行总 线( u n i v e r s a ls e r i a lb u s ，u s b ) ，其数据速率明显高于一般的串口，既可支持控制、中断、 同步、块传输四种数据传输方式，又可支持热插拔和即插即用，且具有占用系统资源少， 功耗低，数据传输可靠的优点。 各种u s b 外设需要通过u s b 控制芯片与p c 机相连，c y 7 c 6 8 0 1 3 就是一种将p c 机和 外设进行连接通信的控制器芯片，它是增强型8 0 5 1 微控制器，支持u s b 2 0 传输协议，具有 较高的性能，它是开发数据采集，图像处理等外设的理想解决方案。u s b 还有一个显著优 点就是支持热插拔，也就是说在开机的情况下，你也可以安全地连接或断开u s b 设备，达 到真正的即插即用。 1 2 课题研究目标 本课题主要完成三项研究内容： 1 、在f p g a 平台设计并实现视频图像的采集 2 、在u s b 2 0 平台实现采集信息从硬件到上位机之间的传输 3 、在上位机端实现采集信息的显示。 1 - 3 课题研究内容 u s b 是一种新式总线接口标准，具有高速、可靠、可扩展、即插即用等特点。u s b 2 0 协议中，数据的最高传输速率提高到4 8 0 m b p s ，这就使通过u s b 实现快速传递 大容量数据的外设成为现实。而f p g a 芯片因其上作频率高、设计周期短、成本低廉， 可重复擦写等优点，被广泛应用于数据处理与算法实现中。 本论文设计了基于f p g a 和u s b 2 0 的视频图像采集系统，在该系统上可以进行图像处 理，并通过u s b 2 0 实现视频图像的p c 采集和数据的传输。论文主要包括三大部分：f p g a 视频图像的采集与存储，通过u s b 2 0 的视频图像的传输，p c 端的采集信息显示。 2 内蒙古大学硕士毕业论文 第二章系统设计方案 f p g a 是现场可编程门阵列，具有很强的灵活性，可以通过软件，根据需要无限次的更 改其内部硬件逻辑，改变芯片功能，因此可以将原来由软件顺序执行和实现的图像处理算 法，改变为由f p g a 实现的基于门电路的硬件算法。目前，f p g a 芯片在集成度、容量和速 度方面都达到了较高的水平，已经能够完成复杂的逻辑运算。这种采用硬件实现算法处理， 运算速度接近于专用集成芯片，能够满足实时图像处理的要求。 2 1 课题设计思路 本文采用f p g a 技术进行高速实时的视频图像采集方式，使用f p g a 不仅可以设计出 所需要的硬件逻辑器件，而且可以进行静态重复编程和动态在系统重配置，使系统的硬件功 能可以像软件一样用编程来修改，从而可以实时地进行灵活而方便的更新和开发，大大提高 了系统设计的灵活性和通用性。与此同时，f p g a 自身也在迅速发展，其集成度，工作速度不 断提高，包含的资源越来越丰富，可实现的功能也越来越强。本文采用红色飓风开发板内 封装的a l t e r a 的c y c l o n e 系列e p l c 6 q 2 4 0 c 6 是一款强大的f p g a 芯片及u s b 2 0 高速数据 接口实现与计算机之间的高速数据传输。 2 2 1 系统整基本体结构 2 2 课题设计方案 一个完整的视频图像采集及处理平台不但要具备图像信号的采集功能，能对图像进行 实时显示，且要求完成对图像信号的分析，处理算法如图像压缩，识别等以及图像处理结 果的反馈控制，通常这些算法的运算量大，同时又要满足实时处理，显示的要求，因此本 文在分析比较现有图像处理系统方案的基础上，设计出了一种应用性较强的解决方案。 内蒙古大学硕士毕业论文 2 2 2 系统基本工作原理 图2 1 系统整体结构框图 f i 9 2 1o v e r a l ls y s t e mb l o c kd i a g r a m 当所有器件都接上开发板后，p c 机可以自动将板卡的驱动程序装入操作系统，与此同 时p c 机通过u s b 总线下载8 0 5 1 固件程序代码和设备特征到u s b 的r a m 中。然后再通 过1 2 c 总线控制信号对s a a 7 11 3 寄存器进行配置，当完成所有的初始化工作后，p c 机端应 用程序通过u s b 向f p g a 发送图像采集命令。 c c d 摄像头输出的p a l 制式或n t s c 制式的模拟视频信号通过a d 转换芯片( s a a 7 1 1 3 ) 转换成数字视频信号，用f p g a 作为采样控制器，输入进f p g a 芯片，f p g a 根据状态信 号( r t s o ) 把奇、偶场标志信号分别存储在s r a m ( o d d ) 和s r a m ( e v e n ) 。当完成一帧 图像采集后，f p g a 向u s b 发送中断请求信号，要求u s b 进行图像数据的传输。 在p c 机端，用v i s u a lc + 十6 0 编写客户应用程序，应用程序通过u s b 接收到的原始 的奇数场和偶数场到的图像数据，待接收完奇数场和偶数场图像数据后，应用程序把它们 组成完整的一帧图像，然后把该帧图像数据存储到硬盘上。当p c 机端接收到一帧图像数据 后，又通过开始采集信号数据线来通知f p g a 开始采集下一帧图像数据。 4 现有的视频信号来源，大多来自有线电视、卫星电视、d v d ，闭路电视摄像机等，它 们都是模拟信号。将采集的模拟视频信号经a d 转换，帧存控制，隔行转逐行等操作后存 入s r a m 芯片供传输部分调用。本章首先介绍整个视频采集的工作流程，其整体流程如图 3 1 所示： c c d省s a a 7 1 1 3 _ _ _ j 、 - - - 一 f p g as r a m _ _ _ p c 机 ( e p i c 6 q 2 4 0 ) w - - n , 存储器 - 卅 s a a 7 1 2 1 l 一 、1 图3 1 视频图像处理的流程 f i 够1t h ep r o c e s so f v i d e oi m a g ep r o c e s s i n g 上图是整个视频采集的流程框图，其工作原理可以简述如下：从c c d 输出的模拟视频 信号经s a a 7 11 3 解码后输出y u v 4 ：2 ：2 格式的数字视频信号【9 】：根据格式视频流中 的同步头提取出行同步信号、场同步信号、帧同步信号及奇偶场标志信号，这就是s a a 7 1 1 3 同步信号生成模块所完成的功能。从视频处理芯片s a a 7 11 3 中采集到的数字视频流首先送 到视频解码模块中，在解码模块里得到所需要大小的有效图像。系统需要构建帧存储器以 保存得到的图像数据，为后端图像进一步的处理做好准备。图像数据采集后，需要进行图 像处理，在处理进行前和处理进行中，未得到处理的图像数据信息放置在帧缓存中。上述 过程只完成了一行数据的存储，在这中间还必须经过隔行转逐行处理并将完整的一帧图像 存入s r a m 中。 输出格式，可通过其1 2 c 接口对芯片内部电路进行控制【4 1 1 5 1 6 。 该芯片具有如下特点： 支持四路模拟输入，内置信号源选择器。 有两个模拟预处理通道。 内置两个模拟抗混叠滤波器。 两个片内9 位视频a d 转换器。 行场同步信号自动检测。 多种数据输出格式。 对s a a 7 1 1 3 的控制主要包括对输入模拟信号的预处理、色度和亮度的控制，输出数据 格式及输出图像同步信号的选择控制等。在s a a 7 1 1 3 所提供的多种数据输出格式中，其中 i t u 6 5 6 格式在8 位输出管脚上直接输出与图像同一钟相对应的像素的灰度值，此种数据格 式与其它格式相比对灰度图像的采集将更直接。 通过1 2 c 总线协议对s a a 7 1 1 3 的各个控制寄存器进行配置可使其满足系统要求。芯片 的最大特点在于仅需一个2 4 5 7 6m h z 的晶振，就可满足所有视频标准的应用，且在片内实 现制式的自动检测，因此使得视频桌面系统、数字电视系统、视频电话、图像处理等的开 发极为方便。 内部结构框刚5 】 从结构框图中可以看出： ( 1 ) 它主要有模拟信号处理及a d 转换模块、亮度信号处理模块、色度信号处理模块、 同步信号分离模块、输出信号格式转换模块、1 2 c 总线控制模块、及时钟生成模块和边界 扫描测试模块等组成。 ( 2 ) 对于其信号引脚，a u l ，a 1 1 2 ，a 1 2 1 ，a 1 2 2 为四路模拟输入通道，a 1 1 d ，a 1 2 d 为 y c 视频信号输入通道。a o u t 为用于测试模拟输入通道的测试输出通道，v p 0 0 v p 0 7 为解码输出通道，这些通道的选择及格式配置都是通过i z c 来完成的。由同步分离电路输 6 a n a l o g p r o c e s s i n g a n d a n a l o g t ( ) - d l g i t a l c o i l 、，e r s l o n a d 2a d l c o n a n a l o g p r o c e s s i n g c o n t r o l t e s t c o n t 砌b i o c k f o r b o u n d a r y s ( 谴nt e s 丁 a n d s c a nt e s 下 v 8 ld a t ab y p a s s u p s a m 尸l i n gf l l t e r c h r o m i n a n c e c i r c u l t b r i g h t n e s sc o n t r a s 阿 s a t u r a t i o nc o n t r 。1 u v y y l u m 仆i a l c ：e c i r c u r r y s y n c h r o n i z a t i o n a r c u l t o l 胛lr r f o r m 1 _ r e r # c - b u sc o n t r o l 1 2 c - b u s i n t 曰哥慨 1 2 t o 5 1 9 l o 复 髓o c k s c l o c k g 臼怔r a t l o n c l r c u r r p o w e r - o n c o m r r ( ) l 1 81 2 9j 3 31 3 41 1 61 2 81 3 01 3 51 2 6 2 7 j 2 51 1 01 1 11 4 0 2 3 2 4 3 1 _ 3 2 d d e l | v d o d a v s s d e lv s s d a i r t s 0r t s l 肼c o v d d a 0v s s a dc e v d d d iv d d o e 2v s s d iv s s d e 2 图3 2s a a 7 1 1 3 结构框图 f i 醪2s a a t i 1 3b l o c kd i a g r a m 。 本系统对视频解码芯片s a a 7 1 3 的控制连接电路如3 3 图 7 v p 0 7 t o v p o o 漱 s c l 删 删l l l c 4579一躬一钳一，一 6 枷粕眦肋脚勉 一 2一甜一3一铊一 鹅一钉一一8一5； 洲靴洲耋! 谢谳鹏一断啪 蚍恍 谢谳鹏一一啪 进行通信。i 2 c 总线通过数据线s d a 和时钟线s c l 对s a a 7 1 1 3 芯片进行操作。 s a a 7 1 1 3 实现流程 s a a 7 11 3 在上电后，芯片不是立即采集模拟视频信号进行a d 转换处理，输出数字信 号，它必须由前端处理器通过1 2 c 串行总线对其内部寄存器进行初始化配置后，才能正常工 作。当前端处理器提供了i ：c 总线接口时，s c l ，s d a 信号线可以直接与s a a 7 1 1 3 的相应 引脚相连。如果前端处理器不具备1 2 c 总线接口，有两种解决方法：采用1 2 c 串行总线控 制器，将一般的并行总线与1 2 c 串行总线对接；利用前端处理器的i o 口线编程虚拟实1 2 c 总线接口，直接与s a a 7 1 1 3 连接。考虑到成本、集成度等各种原因，本设计中采用后一种 方法，利用f p g a 的多功能口通过软件编程虚拟实现i 2 c 总线接口，直接控制s a a 7 1 1 3 的 寄存器配置。 系统上电后，通过1 2 c 完成对芯片的配置，模拟信号处理模块对输入的视频信号源进行 自动选择、自动钳位、自动增益控制、抗混叠滤波、a d 转换、a d 转换后分解成两路信 号分别进入亮度信号处理电路和色度信号处理电路。处理后得到亮度分量y 和色度分量u v 分别进入输出格式转换器，按照用户配置的信号输出格式输出另外一路亮度分量y 进入同 步分离电路分离出各种同步信号。 下面先简单介绍一下1 2 c 总线协议。 8 内蒙古大学硕士毕业论文 3 2 21 2 c 协议简介 1 2 c 总线是p h i l i p s 公司提出的一种允许芯片间在简单的二线总线上工作的串行接口和 软件协议，主要用于智能集成电路和器件间的数据通信。 夺1 2 c 总线特征【8 】【9 】【1 0 】： ( 1 ) 只要求两条总线线路：一条串行数据线( s d a ) ；一条串行时钟线( s c l ) 。 ( 2 ) 每个连接到总线的器件都可以通过唯一的地址和其中的主机从机关系软件设定地 址；主机可以们为主机发送器或主机接收器。 ( 3 ) 它是一个真正的多主机总线，如果两个或更多主机同时初始化数据传输可以通过冲 突检测和仲裁防止数据被破坏。 ( 4 ) 串行的8 位双向数据传输位速率在标准模式下可达1 0 0 k b i t s ，快速模式下可达 4 0 0 k b i t s ，高速模式下可达3 4 m b i t s 。 ( 5 ) 片上的滤波器可以滤去总线数据线上的毛刺波，保证数据完整。 ( 6 ) 连接到相同总线的i c 数量只受到总线的最大电容4 0 0 p f 限制。 1 2 c 总线时序【8 】 1 2 c 总线上的数据传输由开始信号s t a r t 条件发起，结束信号s t o p 条件结。本系统 开始信号和结束信号均由主控器f p g a 产生。在1 2 c 总线技术规范中，开始和结束条件( 也 称启动和停止信号) 的时序如图3 4 所示1 1 】。当时钟线s c l 为高电平时，数据线s d a 从高 电平向低电平切换表示开始传送数据；当s c l 线为高电平时，s d a 线由低电平向高电平切 换表示结束传送数据。总线在开始条件后被认为处于忙状态，在停止条件产生一段时间之 后总线被认为再次处于空闲状态。 s t a r t o r r e p e a t e ds t a r t c o n a i u o n 图3 4i z c 总线数据传输信号时序图 f i 9 3 41 2 c b u st i m i n gd i a g r a mo fd a t a t r a n s m i s s i o ns i g n a l s 9 s t o po r r e p e a t e ds t a r t t e n d 瓶o i l 芎菇翳粼 内蒙古大学硕士毕业论文 3 2 3s a a 7 11 3 寄存器配置 s a a 7 1 1 3 的地址是从0 0 h 开始的，其中1 4 h ，1 8 h 1 e h ，2 0 h 3 f h ，6 3 h - f f h 均为 保留地址，没有用到，o o h 、1 f h 、6 0 h - - , 6 2 h 为只读寄存器，只有以下寄存器可以读写： 0 1 h - - , 0 5 h ( 前端输入通道部分) ，0 6 h - 1 3 h ，1 5 h 1 7 h ( 解码部分) ，4 0 h - - - 6 0 h ( 常规分离数据 部分) 7 1 。 s a a 7 1 1 3 的寄存器配置通过1 2 c 总线来进行，遵从1 2 c 总线协议，下面从读写两方面 来介绍操作的格式。 对s a a 7 1 1 3 寄存器“写 操作【6 】： 表3 1s a a 7 1 1 3 写操作时序 t a b l e3 1d i a g r a mo f w r i t i n gs a a 7 11 3o nt h e1 2 cb u s ss l a v ea d d r e s swa c k ss u b a d d r e s sa c k sd a t aa c k sp 对s a a 7 1 1 3 寄存器“读”操作： 表3 2s a a 7 1 1 3 读操作时序 t a b l e3 2d i a g r a mo f r e a d i n gs a a 7 11 3o nt h e1 2 cb u s ss l a v ea d d r e s swa c k ss u b a d d r e s sa c k s s rs l a v ea d d r e s sra c k sd a t aa c k mp 说明：s 起始位，条件是s c l 高电平时s a d 有下降沿。 s r ：重复设一个起始位 s l a v ea d d r e s sw ：s a a 7 1 1 3 芯片地址+ 写标志，0 1 0 01 0 1 0 = 4 a h ，若r t s 0 通过3 3 k 电 阻接地，即为4 8 h ； s l a v ea d d r e s sw ：s a a 7 1 1 3 芯片地址+ 写标志，0 1 0 01 0 1 1 = 4 b h ，若r t s 0 通过3 3 k 电 阻接地，即为4 9 h ； a c k s ：s a a 7 11 3 产生的回应信号； a c k m ：主机产生的回应信号； s u b a d d r e s s ：寄存器地址； p ：停止位，条件是s c l 高电平时s d a 有上升沿；对多个寄存器操作时，寄存器地址 有自动加1 功能。 3 2 4s a a 7 11 3 仿真与验证 在q u a r t u s l i 中得到的s a a 7 1 1 3 模块的配置原理图如图3 5 所示：在图中1 2 c 模块是 1 0 图3 5s a a 7 1 1 3 配置原理图 f i g3 5s a a 7 1 13s c h e m a t i cc o n f i g u r a t i o n 利用开发板中q u a r t u s i i 自带的仿真工具对i 2 c - w7 1 1 3 模块进行仿真，从而验证模块设 计的正确与否。 内蒙古大学硕士毕业论文 图3 61 2 c w7 1 1 3 模块仿真图 f i 9 3 6t h em o d u l es i m u l a t i o nm a po f i 2 c w7 11 3 图3 6 中可以看i 2 c w7 1 1 3 模块功能仿真波形图，从图中可以看出，当发出总线启动 命令c m ds t a r t ( 对应一个高电平脉冲) 时，在s c l 高电平期间，s d a 线上产生一个从高电平 到低电平的跳变以启动总线。随后立即发送器件寻址字节，s a a 7 1 1 3 的器件地址是4 a h ， 每个1 2 c 器件都有一个唯一的器件地址号，当总线上有多个1 2 c 器件连接时，1 2 c 接口控制 器根据这个唯一的地址号来寻址相应的器件。1 2 c 在s c l 高电平期间发送单比特数据，低 电平期间允许总线上改变信号。它先发送字节数据的最高位，从图可以看出，4 a h 在总线 上的比特流为0 1 0 01 0 1 0 ，当发送完8 位数据且s a a 7 1 1 3 正确接收后，在第9 个s c l 高电 平期间s a a 7 11 3 发出应答信号将总线拉低，即在s d a 线上显示为低电平。 3 3 1s r a m 读写控制 3 3 视频图像存储的实现 在本设计中，使用的s r a m 芯片型号为i s 6 1 l v 2 5 6 1 6 a l ，其管脚说明如下：a 0 a 1 7 ： 地址输入端；i 0 0 1 0 1 5 ：数据输入输出端；西：片选端；面：输出使能端；丽：写操作； 历：低比特位控制；历：高比特位控制。表3 1 为s r a m 读写控制的真值表【1 2 1 。 1 2 内蒙古大学硕士毕业论文 表3 3s r a m 真值表 t a b l e3 3s r a mt r u t ht a b l e 当片选信号c e 为高电平时，芯片不工作；当片选信号c e 为低电平，写使能w e 为高 电平，读使能o e 为低电平时，芯片读操作；当片选信号c e 为低电平，写使能w e 为低电 平时，芯片写操作。若高字节控制u b 和低字节控制l b 同时为低电平，读写数据位i d 0 一 i 0 1 5 ；若高字节控制u b 为高电平，低字节控制l b 为低电平，读写低8 位i 0 0 一- - i 0 7 ；若 高字节控制u b 为低电平，低字节控制l b 为高电平，读写高8 位i 0 8 - 一i 0 1 5 。 图3 7 为s r a m 读操作时序图。当芯片检测到o e 下降沿，同时w e 为高电平，准备读 数据，经过一定延时之后读出数据。 a d d r e s s o e c e l b 。u b d o u t 丽磋 x 、 ，r () f d a t a v a l i d 、 ， 图3 7s r a m 读操作时序图 f i g3 7t h et i m i n g - c h a r to fs r a mr e a d i n go p e r a t i o n 图3 8 为s r a m 写操作时序图。当芯片检测到而下降沿，准备写数据，一w e 上升沿到 来时写入数据。 内蒙古大学硕士毕业论文 a d d r e s s c e w e _ 一 u b ，l b xx 、 、 、 ) ，d a t a i 眦，d 、 3 3 2 视频图像的存储 图3 8s r a m 写操作时序图 f i g3 8t h et i m i n g - c h a r to fs r a mw r i t i n go p e r a t i o n 在本设计中，我们需要存储的图像大小为5 1 2 x 5 1 2 ( 像素) ，所需存储空间5 1 2 x ( 5 1 2 2 ) = 5 1 2 k b ，所选系统开发板上的s r a m 芯片( i s 6 1 l v 2 5 6 1 6 a l ) 存储容量为2 5 6 k 1 6 b ( 5 1 2 k b ) ，并可按字节读写，符合设计要求。由于前端采集部分输出的视频数据流分为奇 偶两场，存储时也分两场，低字节部分存储奇场数据，高字节部分存储偶场数据。整个过 程用状态机实现，其中包括了存储器的读取部分，用于后端的视频显示和传输。如图3 9 所 示。 i t t r i ter e a d y r e a dr e a d y 图3 9 状态转换图 f i e , 3 9t h ec h a r to fs t a t ec o n v e r s i o n 1 4 内蒙古大学硕士毕业论文 s 0 状态：初始状态，写准备，读结束。 s 1 状态：写第一场数据，低字节有效，从首地址开始，到尾地址结束，然后返回首地 址，转入s 2 状态。 s 2 状态：写第二场数据，高字节有效，从首地址开始，到尾地址结束，然后返回首地 址，转入s 3 状态 s 3 状态：写结束，读准备。 s 4 状态：读第一场数据，低字节有效，从首地址开始，到尾地址结束，然后返回首地 址，转入s 5 状态 s 5 状态：读第二场数据，高字节有效，从首地址开始，到尾地址结束，然后返回首地 址，重新进入初始状态。 内蒙古大学硕士毕业论文 4 1 1u s b 系统组成 第四章u s b 2 0 视频信号传输 4 1u s b 简介 u s b ( u n i v e r s a ls e r i a lb u s ) 系统由三部分组成【1 8 】：h o s t ，h u b ，d e v i c e 。 h o s t ：主控器，p c 端的就是h o s t 了，如果我们在a r m 芯片或者单片机上加上一 个h o s t 芯片就可以读写u 盘和其他的u s bd