武汉理工大学数电模拟题.ppt

数字电子技术基础复习,一、填空（10分）（内容涵盖各章节基本概念） 1、将十进制23.75转换成二进制数（）、八进制（）和十六进制（），并转换为8421BCD码（）。 2、若电压信号在05v范围内波动。若要求A/D转换后的信号分辨率不低于0.0025v，则该ADC至少为（）位。 3、已知256个字的RAM共有存储单元6144个，则该RAM有（）根数据线、（）根地址线。 4、正逻辑系统下的同或逻辑等价于负逻辑系统中的（）逻辑关系。 5、驱动门电路输出（）电平时，所带为拉电流负载。,6、JK触发器在时钟条件具备时，由“0”初始状态变为次态“1”的驱动条件是（）。 7、JK触发器在CP信号脉冲作用下，欲使Qn+1=Qn，则输入驱动信号为（）。 8、A/D转换一般要包括采样、（）、量化和（）四个步骤。 9、对于一个8位DAC，若最小输出电压增量为0.02v，当输入代码为01001101时，输出电压为（）伏，若分辨率用百分数表示，则为（）。 10、若RAM有8根数据线、12根地址线，则该RAM字长为（）。,11、逻辑表达式 中，（）存在竞争冒险。 12、用5个D触发器构成的扭环形计数器中有效状态有（）个。 13、8位ADC的分辨率是（）位。 14、一个JK触发器可记录一位二进制代码，它有（）个稳态。单稳态触发器有（）个稳态，多谐振荡器有（）个。 15、为了在计算机中实现数据传输的总线结构，应选用的门电路是（）。,16、施密特触发器有（）个阈值电压，施密特触发器常用于（）、幅度鉴别和（）。 17、有一8位倒T型电阻网络DAC，已知UREF=10V，当输入10000000时输出的电压值为（）V。 18、在三种A/D转换器中，（）转换速度最高（并联比较型 逐次逼近型 双积分型）。 19、A/D转换中量化方式有（）、（）两种，如量化单位为，则量化误差分别为（）和（）。 20、有8位A/D转换器的基准电压VREF=5.12V，求当输入为VI=3.8V时的数字量输出是（）。,二、逻辑函数的化简（20分） 1、用代数法将下列函数化简为最简与或式；根据反演规则，写出L的反函数；根据对偶规则，写出L的对偶式。 2、用卡诺图表示下列函数，将其化简为最简“与或式”。化成与非-与非式。,三、组合逻辑设计与集成组合电路的应用（20分）（内容涵盖设计方法、集成组合电路的功能和使用方法以及功能表的解读。） 例：举重比赛中共设置了三名裁判，其中主裁判一名，副裁判两名。只有在主裁判判定通过，并有至少一名副裁判也同意通过的情况下，最后结果才为通过。试设计一个逻辑电路，能以输出电平指示最终的判决结果。 1、完成逻辑定义和真值表，写出其最大项表达式和最小项表达式； 2、利用1片3线-8线唯一地址译码器74xx138和必要的分立门电路实现该功能。 注：集成芯片的逻辑符号、功能表如附录图、表所示,1、某雷达站有3部雷达A、B、C，其中A和B功率消耗相等，C的功率是A的2倍。这些雷达由2台发电机X和Y供电，发电机X的最大输出功率等于雷达A的功率消耗，发电机Y的最大输出功率是X的3倍。要求设计一个逻辑电路，能够根据各雷达的起动和关闭信号，以最节约电能的方式起、停发电机。 要求用四种方法完成该题： 1）用逻辑门电路实现 2）用一片74HC138实现 3）用一片74HC153实现 4）用74HC151实现,2、试用74LS138设计一个有3个输入端和2个输出端的电路，电路以2位二进制码表示输入数据中“1”的个数。 3、设计一个组合逻辑电路，实现汽车车门未开关报警，其逻辑功能为：如果汽车的两个车门中的一个打开了，且司机坐在里面，则蜂鸣器响起。 4、设计电路实现f(x)=3x+1。令输入为两位二进制数(AB)B，输出为四位二进制数(WXYZ)B。,四、组合电路的分析（10分）（综合考察由逻辑图写逻辑函数表达式、列真值表、分析电路的能力）,或非门,非门,与门,与非门,异或门,同或门,L=AB,L=A+B,L= A B,L=AB,与或非门,或门,全1出1，有0出0,全0出0，有1出1,全1出0，有0出1,全0出1，有1出0,相同为0，不同为1,相同为1，不同为0,五、触发器电路分析（10分）（考察各常用触发器的功能、特性方程、状态转换图、状态转换表、驱动方程以及状态方程）,六、同步时序电路分析（10分）（题6.12，考察同步时序电路分析方法以及时序电路的常用表达形式）,七、综合应用与设计（10）（内容涵盖集成计数器、寄存器电路、集成组合电路的功能和使用方法以及常用的应用） 例：用集成计数器和数据选择器及门电路组合，设计一个在时钟作用下周期性输出“11011011100”序列脉冲发生器。 例：序列“1001010”,1、利用四位二进制同步加计数器74161、与非门和8选1数据选择器74151设计一个序列信号产生器，循环产生序列脉冲1101001。,4、用同步四位二进制计数器74LS161和一片3线8线译码器74138及门电路设计一个模7计数器，要求计数器按下列规则计数。 3，6，9，0，4，8，12，3，6，9，,3、利用四位二进制同步加计数器74161、与非门和四选一数据选择器设计一个序列信号产生器，循环产生序列脉冲101111