双面印制电路板设计举例.ppt

1,第6章 双面印制电路板设计举例,6.1 原理图到印制板 6.2 设置工作层 6.3 元件布局操作 6.4 布线及布线规则 6.5 信号完整性分析 6.6 打印输出 习题,2,6.1 原理图到印制板,6.1.1 利用PCB向导生成包含布线区的印制板文件 操作过程如下： 1启动PCB Wizard 在Protel99、Protel99 SE状态下，执行“File”菜单下的“New”命令，在图1-6所示窗口内单击“Wizards”标签；然后在图6-1所示窗口内，双击“Printed Circuit Board Wizard”(印制电路板向导)文件图标，即可弹出如图6-2所示的PCB生成向导。,图6-1 向导列表,4,图6-2 PCB向导,5,2选择印制板类型 单击图6-2中的“Next”按钮，在图6-3所示窗口内，选择度量单位(英制单位还是公制单位)及印制板种类后，单击“Next”按钮。建议选择英制单元(即mil)，因为多数元件标准封装图以mil为单位。,图6-3 选择印制板规格,6,3选择印制板尺寸参数 在图6-3所示的印制板类型列表内，选择“Custom Made Board(用户自定义)”类型印制板后，进入如图6-4所示的印制板外型结构、尺寸选择窗。,7,值得注意的是，当选择“Custom”(用户自定义)类型 (1)输入印制板边框宽、高尺寸， (2) 当选择“圆弧”边框时，还需进一步指定圆弧弓形的高度。,8,4确定印制板信号层 印制板信号层选择窗内选择印制板层数。,图6-11 选择印制板结构,9,Protel99 SE PCB生成向导信号层列表内没有提供单面板 对单面板来说，可选择不带金属化过孔的两信号层印制板，并在随后的布线操作中禁止在元件面内走线。 对于双面板来说，一般选择具有金属化过孔的双面板，以提高布线时的布通率。如果没有金属过孔，而仅依靠元件引脚实现两信号层的连接，很难连线。,10,5选择过孔类型 选择印制板信号层、内电源地线层后，单击“Next”按钮，选择金属化过孔类型。,在双面板中，只能选择穿通形式过孔。即使在四层以上电路板中，也应尽量避免使用盲孔或掩埋孔。,11,6选择多数元件封装方式 选择过孔类型后，单击“Next”按钮，在图6-13所示窗口内，根据电路板上多数元件封装形式选择元件安装类型。,12,图6-15 布线规则,13,8保存模板 单击“Next”按钮后，将显示如图6-16所示的对话窗，询问是否将该模板作为样板保存。,14,图6-17 完成印制板导入提示,15,图6-18 生成的印制板边框,16,生成印制板后，即可通过“更新”或装入网络表文件方式将原理图中元件封装形式及连接关系信息传送到印制板文件中。,17,6.1.2 通过“更新”方式实现原理图文件与印制板文件之间的信息交换 在原理图编辑状态下，通过“Update PCB”(更新PCB)命令，将原理图中元器件封装图及电气连接关系信息传递到PCB文件的操作过程如下： (1) 在原理图编辑状态下，执行“Design”(设计)菜单下的“Update PCB”(更新PCB)命令，在如图6-19所示的“Update Design”(更新设计)对话窗内，指定有关选项内容。 各选项设置依据如下： 选择“I/O端口、网络标号”连接范围。 根据原理图结构，单击“Connectivity”(连接)下拉按钮，选择I/O端口、网络标号的作用范围：,18, 对于单张电原理图来说，可以选择“Sheet Symbol /Port Connections”、“Net Labels and Port Global”或“Only Port Global”方式中的任一种。 对于由多张原理图组成的层次电路原理图来说： 如果在整个设计项目(.prj)中，只用方块电路I/O端口表示上、下层电路之间的连接关系，也就是说，子电路中所有的I/O端口与上一层原理图中方块电路I/O端口一一对应，此外就再也没有使用I/O端口表示同一原理图中节点的连接关系，则将“Connectivity”(连接)设为Sheet Symbol /Port Connections。,19,图6-19 “Update Design”(更新设计)对话窗,20, 如果网络标号及I/O端口在整个设计项目内有效，即不同子电路中所有网络标号、I/O端口相同的节点均认为电气上相连，则将“Connectivity”(连接)设为Net Labels and Port Global。 如果I/O端口在整个设计项目内有效，而网络标号只在子电路图内有效，在原理图编辑过程中，严格遵守同一设计项目内不同子电路图之间只通过I/O端口相连，不通过网络标号连接，即网络标号只表示同一电路图内节点之间的连接关系时，则将“Connectivity”(连接)设为Only Port Global。,21, “Components”(元件)选择。 当“Update component footprint”选项处于选中状态时，将更新PCB文件中的元件封装图；当“Delete Components”选项处于选中状态时，将忽略原理图中没有连接的孤立元件。 根据需要选中“Generate PCB rules according to schematic layer”选项及其下面的选项。 (2) 预览更新情况。单击“Preview Change”(变化预览)按钮，观察更新后发生的改变，如图6-20所示。,22,图6-20 更新信息,23,如果原理图不正确，则图6-20中的错误列表窗口内将列出错误原因，同时更新列表窗下将提示错误总数，并在“Update Design”(更新设计)窗口内，增加“Warnings”(警告)标签，如图6-21所示。,24,图6-21 原理图不正确时的更新信息,25,这时必须认真分析错误列表窗口内的提示信息，找出出错原因，并单击“Cancel”按钮，放弃更新，返回原理图编辑状态，更正后再执行更新操作，直到更新信息列表窗内没有错误提示信息为止。 常见的出错信息、原因以及处理方式如下： Component not found(找不到元件封装图)。原因是原理图中指定的元件封装形式在封装图形库文件(.Lib)中找不到。Advpcb.ddb文件包内的PCB Footprint.Lib文件包含了绝大多数元件的封装图形，但如果原理图中某一元件封装形式特殊，在PCB Footprint.Lib图形库文件中找不到，就需要装入非常用元件封装图形库文件包。,26,解决办法是：单击“Cancel”按钮，取消更新操作。在“设计文件管理器”窗口内，单击PCB文件图标，进入PCB编辑状态，通过“Add/Remove”命令，装入相应元件封装图形库文件包。 Node not found(找不到元件某一焊盘)。原因可能是元件电气图形符号引脚编号与元件封装图引脚编号不一致。例如，有些三极管电气图形符号引脚编号为E、B、C，而Advpcb.ddb文件包内的PCB Footprint.Lib常用元件封装图形库文件中的TO-92A的引脚编号为1、2、3，彼此不统一。,27,解决办法是：修改三极管电气图形符号的引脚编号，并更新原理图。又如，当小型发光二极管采用SIP2(引脚间距为100 mil)封装形式时，由于LED发光二极管电气图形符号引脚编号为A、K，而SIP2封装形式引脚编号为1、2，这时可能需要创建小型发光二极管专用封装图。 Footprint XX not found in Library(元件封装图形库中没有XX封装形式)。原因是元件封装图形库文件列表中没有对应元件的封装图，例如PCB Footprint.Lib中就没有小型发光二极管LED可用的封装图，解决办法是编辑PCB Footprint.Lib文件，并在其中创建LED的封装图，然后再执行更新PCB命令；或者原理图中给出的元件封装形式拼写不正确，例如将极性电容Electro1的封装形式写作“RB0.2/0.4”，解决办法是返回原理图修正元件封装形式。,28,(3) 执行更新。当图6-20所示的更新信息列表窗内没有错误提示时，可单击“Execute”(执行)按钮，更新PCB文件。 如果不检查错误，就立即单击“Execute”(执行)按钮，则当原理图存在错误时，将给出如图6-22所示的提示信息。,29,图6-22 原理图存在缺陷不能更新时的提示,30,需要注意的是：执行“Design”菜单下的“Update PCB”命令后，如果原理图文件所在文件夹内没有PCB文件，将自动生成一个新的PCB文件(文件名与原理图文件相同)，如图6-23所示；如果当前文件夹内已存在一个PCB文件，将更新该PCB文件，使原理图内元件电气连接关系、封装形式等与PCB文件保持一致(更新后不改变未修改部分的连线)；如果原理图文件所在文件夹内存在两个或两个以上的PCB文件时，将给出如图6-24所示的提示信息，要求操作者选择并确认更新哪一个PCB文件。因此，在Protel99 SE中，可随时通过“更新”操作，使原理图文件(.sch)与印制板文件(.PCB)保持一致。,31,图6-23 执行“更新”命令自动生成的PCB文件,32,图6-24 选择需要更新的PCB文件,33,如果图6-20中没有错误，则更新后，原理图文件中的元件封装图将呈现在PCB文件编辑区内，如图6-25所示。可见，在Protel99 SE中并不一定需要网络表文件。,34,图6-25 更新“PCB创建向导”生成的PCB文件,35,如果执行“Update PCB”命令时，原理图文件(.sch)所在文件夹下没有PCB文件(更新时将自动创建一个空白的PCB文件)，或原来的PCB文件没有布线区边框，则执行“Update PCB”(更新PCB)命令时也能将原理图中元件封装及电气连接关系信息装入PCB文件内(如图6-26所示)，只是PCB编辑区内没有出现布线区边框。,36,图6-26 元件封装图装入没有布线区边框的PCB文件,37,6.1.3 在禁止布线层内绘制布线区 在禁止布线层内绘制印制电路板布线区边框的操作过程如下： (1) 单击印制板编辑区下边框的“Keep Out”按钮，切换到禁止布线层。 (2) 在禁止布线层内绘制布线区边框时，单击“导线”工具后，原则上可不断重复“单击、移动”操作方式画出一个封闭的多边形框。 但由于电路边框直线段较长，为了便于观察，往往缩小了很多倍显示，精确定位困难，因此在禁止布线层内绘制电路板边框时，也可采用如下步骤进行：,38,(1) 单击“放置”工具栏中的“导线”工具。 (2) 在禁止布线层内，通过“移动、单击鼠标左键固定起点，移动、单击鼠标左键固定终点，单击鼠标右键结束”的操作方式分别画出四条直线段，如图6-27所示。 在绘制这四条边框线时，可以暂时不关心其准确位置和长度，甚至不关心这四条线段是否构成一个封闭的矩形框。,39,图6-27 画出四条直线,40,(3) 单击“放置”工具栏内的“设置原点”工具(或执行“Edit”菜单下的“OriginSet”命令)，将光标移动绘图区内适当位置，并单击鼠标左键，设置绘图区原点。 (4) 将鼠标移到直线上，双击左键，进入“导线”选项属性设置窗，修改直线段的起点和终点坐标，如图6-28所示，然后单击“OK”按钮退出。,41,图6-28 修改直线选项属性,42,在本例中，布线区尺寸暂定为8000 mil6000 mil，因此下边框线段的起点坐标(X,Y)为(0，0)，终点坐标(X,Y)为(8000，0)；右边框线段的起点坐标(X,Y)为(8000，0)，终点坐标(X,Y)为(8000，6000)；上边框线段的起点坐标(X,Y)为(8000，6000)，终点坐标(X,Y)为(0，6000)；左边框线段的起点坐标(X,Y)为(6000，0)，终点坐标(X,Y)为(0，0)。 用同样操作方法修改另外三条边框(上边框及左右边框)的起点和终点坐标后，即可获得一个封闭的矩形框，如图6-29所示。,43,图6-29 修改四条直线段起点和终点坐标后获得的矩形框,44,6.1.4 通过网络表装入元件封装图 Protel99 SE依然保留通过网络表文件(.Net)装入元件封装图的功能，操作过程如下： 1装入网络文件前的准备工作 (1) 编辑好原理图文件并生成网络表文件(.Net)。 有关原理图编辑方法、网络表文件创建过程的内容在第2、3章介绍过，这里不再重复。 (2) 执行“File”菜单下的“New”命令，在如图1-6所示的新文档选择窗口内，选择“PCB Document”(印制板文件)类型，单击“OK”按钮，生成新的PCB文件。 (3) 在“设计文件管理器”窗口内，单击生成的PCB文件，进入PCB编辑状态。,45,2重新设置绘图区原点 单击“放置”工具栏内的“设置原点”工具(或执行“Edit”菜单下的“OriginSet”命令)，将光标移到绘图区内适当位置，并单击鼠标左键，设置绘图区原点。 3在禁止布线层内设置布线区边框 (1) 单击PCB编辑区下边框上“KeepOut”按钮，切换到禁止布线层。 (2) 利用“放置”工具栏内的“导线”、“圆弧”绘制出一个封闭图形，作为布线区，如图6-30所示。具体操作过程在前面已介绍过，这里不再重复。,46,图6-30 布线区边框,47,4装入网络表文件 在禁止布线层内设置了电路板布线区边框后，即可通过如下步骤装入网络表文件： (1) 执行“Design”菜单下的“Netlist”命令，在如图6-31所示窗口内装入原理图网络表文件。,48,图6-31 装入原理图网络表文件,49,(2) 单击图6-31中“Netlist File”文本框右侧的“Browse”(浏览)按钮，在图6-32所示的“Select”(选择)窗口内当前设计文件包中找出并单击网络表文件，然后单击“OK”按钮返回，即可在图6-31所示的网络宏列表窗内看到已装入的元件、焊盘等信息，如图6-33所示。,50,图6-32 选择装入网络表文件窗口,51,图6-33 装入网络表文件后,52,如果网络表文件不在当前设计文件包内，可单击“Add”按钮，从其他设计文件包内或目录下找出体现原理图元件电气连接关系的网络表文件。 (3) 根据情况选择图6-33中的“Delete components not in netlist ”(删除没有连接的元件)和“Update footprint”(更新元件封装图)选项。 (4) 在网络宏列表窗口内，检查网络表文件装入后有无错误。如果发现错误，要具体分析，并加以修正。例如，当发现某一元件没有封装图时，可单击“Cancel”按钮，取消网络表文件装入过程，返回原理图。在元件属性窗口内给出元件封装图后，再生成网络表文件，然后转到PCB编辑器重新装入网络表，直到在图6-33所示的网络宏列表窗口内没有出现错误为止。,53,网络宏列表窗内常见的出错信息、原因以及处理方式与通过“更新”方式将原理图中元件的连接关系转化为PCB文件元件关系相同。 (5) 当图6-33中“网络宏”列表窗口内没有出现错误信息后，即可单击“Execute”按钮，装入网络表文件，结果如图6-34所示。可见，装入网络表文件后，所有元件均叠放在布线区。,54,图6-34 装入网络表后的结果,55,在“Browse”(浏览)选项框内，选择“Component”(元件)作为浏览对象，即可看到原理图中的元件已出现在浏览选项框内的浏览对象列表中，表明原理图中的元件封装图已自动装入PCB编辑区。 装入网络表文件后，最好单击主工具栏内的“存盘”工具(或执行“File”菜单下的“Save”命令)，将装入了网络表后的印制板文件存盘.,56,5分离重叠在一起的元件 对于通过“更新”方式生成的PCB文件来说，在禁止布线层内画出印制板布线区后，原则上可用手工方法将图6-29中每一元件的封装图逐一移到布线区内(当然， 在移动过程中，必要时可旋转元件朝向)；也可以使用“自动布局”命令，将元件封装图移到布线区内。但通过装入“网络表文件”方式更新或生成PCB文件中元件的电气连接关系时，装入网络表文件后，所有元件封装图重叠放在布线区内，如图6-34所示，不便手工调整元件布局，需通过“自动布局”命令，将布线框内重叠在一起的元件彼此分开，以便浏览和手工预布局(这一操作的目的仅仅是为了使重叠在一起的元件彼此分离，无需设置自动布局参数)。操作过程如下： (1) 执行“Tools”菜单内的“Auto Place”(自动布局)命令。 (2) 在如图6-35所示自动布局方式窗口内，分别选择菊花链状方式和快速放置方式。,57,图6-35 设置自动布局方式,58,(3) 单击“OK”按钮，启动自动布局过程，使重叠在一起的元件彼此分离，如图6-36所示，为随后进行的手工预布局提供方便。,59,图6-36 执行“自动布局”后重叠在一起的元件已彼此分离,60,6.2 设置工作层,执行“Design”菜单下的“Update PCB”命令(或执行“File”菜单下的“New”命令)生成的PCB文件，仅自动打开了Top(元件面)、Bottom(焊锡面)、Keep Out(禁止布线层)、Mech1(机械层1)及Multi(多层重叠)。在自动布局、布线前，需要根据原理图连线的复杂程度、抗干扰性能指标高低、印制板生产设备及工艺水平、成本等因素，确定印制电路板的层数，原则上能用单面板则不要用双面板，能用双面板就不用多层板。原因是电路板层数越多，对印制板生产设备、工艺要求就越高，工序也就越多，导致成本上升。,61,由于图2-96所示电路系统中集成电路芯片较多，需要使用双面电路板，操作过程如下： 执行“Design”菜单下的“Options”命令，并在弹出的“Document Options”(文档选项)窗内，单击“Layers”标签，在如图5-5所示窗口内选择工作层。 由于是双面板，只需选择信号层中的“Top”(顶层，即元件面)、“Bottom” (底层，即焊锡面)，关闭中间信号层。 为了降低PCB生产成本，只在元件面上设置丝印层(除非有特殊要求)。因此，在“Silkscreen”选项框内，只选择“Top”。 假设所有元件均采用传统穿通式安置方式，没有使用贴片式元件，因此也就不用Paste Mask(焊锡膏)层。,62,打开阻焊层选项框的“Bottom”和“Top”，即两面都要上阻焊漆。 在“Other”选项框内，选中“Conne”(元件连接关系)复选项，以便在PCB编辑区内显示出表示元件电气连接关系的“飞线”，因为在手工调整布局时，通过“飞线”即可直观地判断是否需要旋转元件方向、调整元件位置。 同时也要选择“DRC Error”(设计规则检查)复选项，这样在移动元件、印制导线、焊盘、过孔等操作过程中，当两个导电图形(印制导线、焊盘或过孔)间距小于设定的安全间距时，与这两个节点相连的导线、焊盘等显示为绿色，提示这两个导电图形间距不够。 一般需要打开Mech1(机械层1)和Mech4(机械层4)， 以便在机械层4内绘制电路板边框、对准孔，在机械层1内放置注标尺寸或说明性文字等信息。,63,单击图5-5中的“Options”标签，选择可视栅格大小(一般设为20 mil)、形状(线条)以及格点锁定距离(一般设为10 mil)，然后单击“OK”按钮，关闭“Document Options”(文档选项)设置窗。,64,6.3 元件布局操作,6.3.1 元件布局过程及要求 1布局过程 对于一块元件数目多、连线复杂的印制板来说，全依靠手工方式完成元件布局耗时多，效果还不一定好(主要是连线未必最短)，而采用“自动布局”方式，连线可能最短，但又未必满足电磁兼容性要求，因此一般先按印制板元件布局规则，用手工方式放置好核心元件、输入/输出信号处理芯片、对干扰敏感的元件以及发热量大的功率元件，然后再使用“自动布局”命令放置剩余元件，最后再用手工方式对印制板上个别元件位置做进一步调整。总之，印制板元件布局对电路性能影响很大，绝对不能马虎。,65,2元件布局原则 尽管印制板形状及结构很多、功能各异，元件数目、类型也各不相同，但印制板元件布局还是有章可循的。 (1) 元件位置安排的一般原则。在PCB设计中，如果电路系统同时存在数字电路、模拟电路以及大电流回路，则必须分开布局，使各系统之间耦合达到最小。 在同一类型电路(指均是数字电路或模拟电路)中，按信号流向及功能，分块、分区放置元器件。 输入信号处理元件、输出信号驱动元件应尽量靠近印制电路板边框，使输入/输出信号走线尽可能短，以减少输入/输出信号可能受到的干扰。,66,(2) 元件离印制板机械边框的最小距离必须大于2 mm以上，如果印制板安装空间允许的话，最好保留510 mm。 (3) 元件放置方向。在印制板上，元件只能沿水平和垂直两个方向排列，否则不利于插件。对于竖直安装的印制电路板，当采用自然对流冷却方式时，集成电路芯片最好竖直放置，发热量大的元件要放在印制板的最上方；当采用散热风扇强制冷却时，集成电路芯片最好水平放置，发热量大的元件要放在风扇直接吹到的位置。,67,(4) 元件间距。对于中等布线密度印制板，小元件，如小功率电阻、电容、二极管、三极管等分立元件彼此间的间距与插件、焊接工艺有关：当采用自动插件和波峰焊接工艺时，元件之间的最小距离可以取50100 mil(即1.272.54 mm)；而当采用手工插件或手工焊接时，元件间距要大一些，如取100 mil或以上，否则会因元件排列过于紧密，给插件、焊接操作带来不便。对于大尺寸元件，如集成电路芯片，元件间距一般为100150 mil。对于高密度印制板，可适当减小元件间距。 总之，元件间距要适当，如果间距太小，除了不利于插件、焊接操作外，也不利于散热。,68,对于发热量大的功率元件，元件间距要足够大，以利于大功率元件散热，同时也避免了大功率元件间通过热辐射相互加热，以保证电路系统的热稳定性。 当元件间电位差较大时，元件间距应足够大，以免出现放电现象，造成电路无法工作或损坏器件；带高压元件应尽量远离整机调试时手容易触及的部位，避免发生触电事故。 但元件间距也不能太大，否则印制板面积会迅速增大，除了增加成本外，还会使连线长度变长，造成印制导线寄生电容、电阻、电感等增大，使系统抗干扰能力变差。 (5) 热敏元件要尽量远离大功率元件。,69,(6) 电路板上重量较大的元件应尽量靠近印制电路板支撑点，使印制电路板翘曲度降至最小。如果电路板不能承受，则可把这类元件移出印制板，安装到机箱内特制的固定支架上。 (7) 对于需要调节的元件，如电位器、微调电阻、可调电感等的安装位置应充分考虑整机结构要求；对于需要机外调节的元件，其安装位置与调节旋钮在机箱面板上的位置要一致；对于机内调节的元件，其放置位置以打开机盖后即可方便调节为原则。 (8) 在布局时IC去耦电容要尽量靠近IC芯片的电源和地线引脚，否则滤波效果会变差。在数字电路中，为保证数字电路系统工作可靠，在每一数字集成电路芯片(包括门电路和抗干扰能力较差的CPU、RAM、ROM芯片)的电源和地之间均需要放置IC去耦电容。,70,一方面，IC去耦电容是该数字IC芯片的蓄能电容，它吸收了该集成块内有关门电路开、关瞬间引起电源波动而产生的尖峰脉冲，避免尖峰脉冲影响系统中的其他元件；另一方面，去耦电容也滤除了叠加在电源上的干扰信号，避免通过电源线干扰IC内部单元电路。去耦电容一般采用瓷片电容或多层瓷片电容，容量为0.010.1 F，对于容量为0.1 F的瓷片电容，寄生电感为5 nH，共振频率约为7 MHz，可以滤除10 MHz以下的高频干扰信号。IC去耦电容容量选择并不严格，一般按系统工作频率f的倒数选择，例如，对于工作频率为10MHz的电路系统，去耦电容C取1/f，即0.1 F。另一方面，为了提高电路的抗干扰能力，每10块中小功率数字IC，增加一个10 F的蓄能电容。,71,原则上在每一数字IC芯片的电源和地线间都要加接一个0.010.1 F的瓷片电容，在中高密度印制板上，没有条件给每一块数字IC增加去耦电容时，也要保证每4块芯片加一个去耦电容；此外，在电路板电源入口处的电源线和地线间也需加接一个10 F左右的钽电解电容(最好不要用铝电容，原因是铝电容由两层铝箔片卷成，寄生电感大，高频特性差，不能有效滤除电源中的高频干扰信号)以及一个0.01 F的瓷片电容。,72,(9) 时钟电路元件尽量靠近CPU时钟引脚。数字电路，尤其是单片机控制系统中的时钟电路，最容易产生电磁辐射，干扰系统内其他元器件。因此，布局时，时钟电路元件应尽可能靠在一起，且尽可能靠近单片机芯片时钟信号引脚，以减少时钟电路的连线长度。如果时钟信号需要接到电路板外，则时钟电路应尽可能靠近电路板边缘，使时钟信号引出线最短；如果不需引出，可将时钟电路放在印制板中心。,73,6.3.2 手工预布局 为自动布局做准备。,1粗调元件位置,2进一步细调放置位置有特殊要求的元件 3固定对放置位置有特殊要求的元件,6.3.4 设置自动布局参数,74,1设置元件自动布局间距,75,单击“Add”按钮，可增加新的放置规则；在规则列表窗口内，单击某一特定规则后，单击“Delete”按钮，即可选定的规则；单击“Properties”按钮，可编辑选定的规则。 当没有指定元件放置间距时，自动布局时默认的元件间距为10 mil。根据需要，单击图6-47中的“Add”按钮，在如图6-48所示窗口内，即可增加自动布局过程中元件间距约束规则。,76,图6-48 设置元件安全间距及作用范围,77,2设置元件放置方向 在如图6-47所示窗口中，单击“Rule Classes(规则分类)”窗口下的“Component Orientations Rule”(元件放置方向)，在如图6-49所示窗口内，重新设定、修改元件的放置方向。,78,图6-49 元件放置方向规则列表,79,单击“Add”按钮，在如图6-50所示窗口内，即可增加新的放置规则。,80,图6-50 设置元件放置方向,81,3设置元件放置面,82,图6-51 元件放置面信息,83,图6-52 设置元件放置面,84,6.3.5 自动布局 确定并固定了关键元件位置后，即可进行“自动布局”，操作过程如下： (1) 执行“Tools”菜单下的“Auto Place”(自动放置)命令。 (2) 在如图6-53所示窗口内，选择自动布局方式和自动布局选项。,85,图6-53 选择自动布局方式,86, 在“Preferences”选项框内，选择“Statistical Place”(统计学)放置方式时，以连线距离最短作为布局效果好坏的判断标准。 统计学放置方式选项如图6-53所示，可通过禁止/允许某些选项干预布局结果，因此布局效果较好，但耗时长，需要等待。图中各项含义如下： Group Components(元件组)选项：当该选项处于选中状态时，网络表文件中关系密切的元件视为一个整体，即作为元件组对待，布局时尽量靠在一起。因此，一般要选择该选项，使组内的元件位置彼此相邻。,87, Rotate Components(旋转元件)选项：当该选项处于选中状态时，在自动布局过程中将根据连线最短原则，对元件进行必要的旋转。 在Power Nets(电源网络)文本框内，输入电源网络标号名，如VCC。 在“Ground Nets”(地线网络)文本框内，输入地线网络标号名，如GND。 在Grid Size(格点间距)文本盒内输入自动布局时栅格之间的距离，缺省时为20 mil，即0.508 mm。一般不用修改，当栅格间距太大时，元件布局后可能超出布线区。,88, 在“Preferences”选项框内，选择“Cluster Place”放置方式时，自动布局选项如图6-54所示，可见采用“菊花链状”放置方式时，以“元件组”作为放置依据，即只将组内元件放在一起，因此布局速度较快。 由于不论采用何种放置方式，自动布局效果都不理想，最终还是需要手工调整元件布局，才能得到符合电磁兼容性要求、热稳定性好、布局合理的印制板。因此，建议采用“菊花链状”放置方式，并启用“快速放置元件”选项(如图6-54所示)，以缩短自动布局时间。此外，用“统计学”放置方式进行自动布局时，位于布线区外的元件不会自动移到布线区内，甚至放在离布线区很远的地方，给手工调节元件布局带来不便。,89,图6-54 菊花链状放置方式选项,90,(3) 选择元件放置方式和有关自动布局选项后，单击“OK”按钮，即可启动元件自动布局过程。在以“统计学”作为元件放置方式的自动布局过程中，Protel99自动在PCB文件所在文件夹内创建Place n(n为1，2，3)临时文件，存放自动布局状态和最终结果，如图6-55所示。 在自动布局过程中，将不断调整元件摆放位置，以便获得最佳的布局效果。因此，在自动布局过程中，要进行大量而复杂的计算，耗时从几秒到几十分钟不等，得耐心等待(等待时间的长短与计算机的档次、原理图复杂程度、元件放置方式以及自动布局选项设置有关)，最好不要强行关闭图6-55所示的布局状态窗口，终止自动布局过程，除非用户仅仅是为了通过“自动布局”操作将重叠在一起的元件分开。,91,图6-55 元件自动布局状态,92,(4) 元件自动布局操作结束后，将自动更新PCB元件窗口内元件位置，如图6-56所示。,93,图6-56 采用“菊花链状”放置方式的自动布局结果,94,布局后，在印制板中用“飞线”表示元件的连接关系，但飞线仅仅是一种示意性连线，并不是真正的印制导线。此外，飞线也不能删除，但可以通过“View”菜单下的“Connections”系列命令隐藏与特定节点、元件相连的一组飞线或全部飞线。 在自动布局过程中，当布线区太小，无法按设定距离放置原理图内所有元件封装图时，布局结束后，将发现个别元件放在禁止布线区外，如图6-57所示。,95,图6-57 布线区太小无法容纳元件封装图,96,6.3.6 手工调整元件布局,97,图6-61 调整结果,98,图6-63 印制电路板外形,99,GB931688推荐的印制电路板外形尺寸如表6-1所示，其中“”为优先采用尺寸，而“”为可采用尺寸。 为防止印制电路板外形加工过程中触及印制导线或元件引脚焊盘，布线区尺寸要小于印制电路板外形尺寸。每层(元件面、焊锡面及内信号层、内电源/地线层)布线区的导电图形与印制板边缘的距离必须大于1.25 mm(可取50 mil)，对于采用导轨固定的印制电路板上的导电图形与导轨边缘的距离要大于2.5 mm(可取100 mil)，如图6-64所示。,100,表6-1 GB931688规定的外形尺寸,表略,101,图6-64 印制电路板外边框与布线区之间的最小距离,102,印制电路板布线区域的大小主要由安装元件类型、数量以及连接这些元件所需的印制导线决定。在印制电路板外形尺寸已确定的情况下，布线区受制造工艺、固定方式(通过螺丝或导轨槽)以及装配条件等因素限制。因此，在没有特别限制的情况下，可在手工调整元件布局，获得布线区大致尺寸后，再从印制电路板外形尺寸国家标准GB931688中选定外形尺寸。如在本例中，布线区大致尺寸为4800 mil3600 mil(即122 mm91 mm)，从表6-1中查出与该尺寸最接近的推荐使用的印制板外形尺寸为140 mm100 mm，因此选择140 mm100 mm(即5510 mil3940 mil)作为印制板最终外形尺寸。 (5) 根据印制板最终尺寸，利用“导线”、“圆弧”等工具在机械层4内分别绘制出印制电路板的外边框和对准孔，如图6-65所示。,103,图6-65 在机械层4内画出了印制板边框(双线)和对准孔,104,6.4 布线及布线规则,1布线规律 在布线过程中，必须遵循如下规律： (1) 印制导线转折点内角不能小于90，一般选择135或圆角；导线与焊盘、过孔的连接处要圆滑，避免出现小尖角。由于工艺原因，在印制导线的小尖角处，印制导线有效宽度小，电阻增大；另一方面，小于135的转角，会使印制导线总长度增加，也不利于减小印制导线的寄生电阻和寄生电感。,105,(2) 导线与焊盘、过孔必须以45或90相连。 (3) 在双面、多面印制板中，上下两层信号线的走线方向要相互垂直或斜交叉，尽量避免平行走线；对于数字、模拟混合系统来说，模拟信号走线和数字信号走线应分别位于不同面内，且走线方向垂直，以减少相互间的信号耦合。 (4) 在数据总线间，可以加信号地线，来实现彼此的隔离；为了提高抗干扰能力，小信号线和模拟信号线应尽量靠近地线，远离大电流和电源线；数字信号既容易干扰小信号，又容易受大电流信号的干扰，布线时必须认真处理好数据总线的走线，必要时可加电磁屏蔽罩或屏蔽板；时钟信号引脚最容易产生电磁辐射，因此走线时，应尽量靠近地线，并设法减小回路长度。,106,(5) 连线应尽可能短，尤其是电子管与场效应管栅极、晶体管基极以及高频回路。 (6) 高压或大功率元件应尽量与低压小功率元件分开布线，即彼此电源线、地线分开走线，以避免高压大功率元件通过电源线、地线的寄生电阻(或电感)干扰小元件。 (7) 数字电路、模拟电路以及大电流电路的电源线、地线必须分开走线，最后再接到系统电源线、地线上，形成单点接地形式。 (8) 在高频电路中必须严格限制平行走线的最大长度。,107,(9) 在双面电路板中，由于没有地线层屏蔽，应尽量避免在时钟电路下方走线。例如，时钟电路在焊锡面连线时，信号线最好不要通过元件面的对应位置。解决方法是在自动布线前，在元件面内放置一个矩形填充区，然后将填充区接地，必要时可将晶振外壳接地。 (10) 选择合理的连线方式。为了便于比较，图6-66给出合理及不合理的连线方式。,108,图6-66 连线举例,109,2布线过程 布线过程包括设置自动布线参数、自动布线前的预处理、自动布线、手工修改四个环节。其中自动布线前的预处理是指利用布线规律，用手工或自动布线功能，优先放置有特殊要求的连线，如易受干扰的印制导线、承受大电流的电源线和地线等；在时钟电路下方放置填充区，避免自动布线时，其他信号线经过时钟电路的下方。,110,6.4.1 设置自动布线规则 自动布线操作前，必须执行“Design”菜单下的“Rules”命令，检查并修改有关布线规则，如走线宽度、线与线之间以及连线与焊盘之间的最小距离、平行走线最大长度、走线方向、敷铜与焊盘连接方式等是否满足要求，否则将采用缺省参数布线，但缺省设置难以满足各式各样印制电路板的布线要求。“Design Rules”(设计规则)设置窗包含“Routing”(布线参数)、“Manufacturing”(制造规则)、“High Speed”(高速驱动，主要用于高频电路设计)、“Placement”(放置)、“Signal Integrity”(信号完整性分析)及“Other”(其他约束)标签，如图6-67所示。,111,图6-67 “Design Rules”设置窗,112,1设置布线参数 1) 导线与焊盘(包括过孔)之间的最小距离 执行“Design”菜单下的“Rules”命令，在“Design Rules”(设计规则)窗口内，单击“Routing”(布线参数)标签”，在图6-67所示窗口内，单击“Rule Classes”(规则类型)列表窗下的“Clearance Constraint”(安全间距)规则，即可重新设定不同节点导电图形(导线与焊盘及过孔)之间的最小距离。 从图6-67中看出：系统默认的安全间距为10 mil(即0.254 mm)，适用范围是整个电路板所有不同的网络节点，可根据需要重新设置： 单击图6-67中“Properties”(特性)按钮，在如图6-68所示窗口内重新设置电路板上不同节点导电图形之间的最小距离。,113,图6-68 安全间距设置窗,114,在“Rule scope”(适用范围)选项内，可以选择“Whole Board”(整个电路板)、“Layer”(某一层)、“Net”(某一节点)或“Net Class”(某类节点，但需先通过“Design”菜单下的“Classes”命令预先定义)、“Component”(某一元件)、“Component Class”(某类元件，也需要先通过“Design”菜单下的“Classes”命令预先定义)或某一区域。 一般情况下，将适用范围设为“Whole Board”，即适用于整个电路板。 可在“Rule Attributes”(规则属性)框内的“num Clearance”(最小安全间距)文本框内输入特定数值，如100 mil(即2.54 mm)。,115,在适用的网络节点类型列表框内，可以选择“Different Nets Only”(仅适用于不同节点)、“Same Nets Only”(仅适用于相同节点)、“All Nets”(所有节点)。一般选择“Different Nets Only”或“All Nets”。 修改有关设置项后，单击“OK”按钮退出。 必要时，也可以单击图6-67中的“Add”(增加)按钮，在图6-68所示窗口内设置具有特殊要求的某一节点或某类节点的安全距离。例如，电路板中某一节点的电位较高，达上百伏，而其他点的电位较低，仅为几伏，为了提高耐压性能，可增大该节点的安全间距(有关安全间距取值规则可参阅第5章)。,116,2) 选择印制导线转角模式 在图6-67所示窗口内，单击“Rule Classes”(规则类型)列表窗下的“Routing Corners”(布线拐角)，即可重新设定印制导线转角模式，如图6-69所示。 从图6-69中可看出，系统默认的转角模式为45(外角为45，内角就是135)， 转角过渡斜线垂直距离为100 mil(即2.54 mm)，适用范围是整个电路板内的所有导线。 单击图6-69中“Properties”(特性)按钮，在图6-70所示窗口内即可重新设置转角模式及转角过渡斜线的垂直距离。,117,图6-69 印制导线转角模式,118,图6-70 转角模式设置窗,119,在“Style”(转角模式)列表窗内，可以选择：45 Degrees(缺省设置)、90 Degrees(即直角)、Rounded(圆角)三种转角模式中的一种。其中45转角模式最为常用，原因是转角处电阻较小，布线密度也较大；90不常用，尽管布线密度高，但转角处电阻较大，在高频电路中应尽量避免直角走线；而圆角走线转角处电阻最小，但布线密度也最低，因此仅用在高频电路中。 在“Setback”(过渡斜线垂直距离)文本盒内输入最小距离和最大距离。一般可以采用缺省值，不必修改。 在“Filter kind”(适用范围)列表框内，选择转角作用范围，一般选择“Whole Board”(整个电路板)。,120,3) 选择布线层及走线方向 在图6-67所示窗口内，单击“Rule Classes”(规则类型)列表窗下的“Routing Layers”(布线层)，即可弹出如图6-71所示的布线层选择窗口。,121,图6-71 布线层选择窗口,122,单击图6-71中的“Properties”(特性)按钮，在图6-72所示窗口内，选择布线层和层内印制导线的走线方向。 缺省状态下，仅允许在顶层(Top Layer)和底层(Bottom Layer)布线，而中间层114处于关闭状态(Not Used)。,123,图6-72 布线层及走线方向设置窗,124,对于双面板来说，焊锡面上的走线方向最好与集成电路芯片放置方向一致(这样焊锡面上的连线不会穿越集成电路芯片引脚焊盘)，上下两层信号线尽量垂直走线，因此对于双面板来说，焊锡面上的走线方向与集成电路芯片排列方向相同，元件面上的走线方向与集成电路芯片成90。 单击工作层右侧下拉按钮，即可选择该层走线方向，其中： “Horizontal”：水平方向； “Vertical”：垂直方向； “Any”：任意方向(即水平、垂直、斜45等均可)；,125, “45 Up”：向上45角方向； “45 Down”：向下45角方向； 而当工作层走线方向设为“Not Used”时，表示不在该层走线。一般选择水平或垂直走线，这样上下两层信号耦合最小，有利于提高系统的抗干扰能力。 4) 过孔类型及尺寸 在图6-67中，单击“Rule Classes”(规则类型)列表窗下的“Routing Via Style”(过孔类型)，即可弹出如图6-73所示的过孔当前状态窗口。,126,图6-73 过孔状态窗口,127,单击图6-73中的“Properties”(特性)按钮，在图6-74所示窗口内，即可重新选择过孔类型及尺寸。,128,图6-74 过孔设置窗口,129,单击“Style”列表窗内的下拉按钮，即可选择过孔形式，包括“Through Hole”(通孔)、“Blind Buried Adjacent Layers”(相邻两层之间的盲孔或半通孔)、“Blind Buried Any Layers Pair”(任意两层之间的盲孔或半通孔)。对于双面板来说，由于只有两个面，过孔自然是通孔；即使是多层电路板，在布线密度不高的情况下，也多选择通孔，因为通孔加工容易，成本低。 过孔与焊盘不同，一般仅用于连接不同层上的印制导线，因此孔径可以小一些(但不能小于1/3板厚，否则加工难度大，成本高；而孔径太大时，会造成布线密度下降或布通率低)；孔径公差要求也不高。由于常用的纸质、玻璃布覆铜箔层压板厚度为1.62.4 mm，而过孔缺省值为28 mil(约0.71 mm)，外径可略小于元件引脚焊盘，缺省时为50 mil(1.27 mm)，因此，在小功率电路板上可采用缺省的过孔参数。,130,5) 设置布线宽度 在自动布线前，一般均要指定整体布线宽度及特殊网络，如电源、地线网络的布线宽度。设置布线宽度的操作过程如下： (1) 设置没有特殊要求的印制导线宽度。 在图6-67中，单击“Rule Classes”(规则类型)列表窗下的“Width Constraint ”(布线宽度限制)，即可弹出如图6-75所示的布线宽度状态窗口。,131,图6-75 布线宽度状态窗口,132,单击图中的“Properties”(特性)按钮，在图6-76所示窗口内，即可重新设置布线宽度。,133,图6-76 布线宽度设置窗口,134,单击“Filter kind”(适用范围)下拉按钮，选择“Whole Board”(整个电路板)，然后在“Rule Attributes”(规则属性)列表窗内，直接输入最小线宽和最大线宽。线宽选择的依据是流过导线的电流大小、布线密度以及电路板生产工艺，在安全间距许可的情况下，导线宽度越大越好。缺省时，最小、最大线宽均为10 mil，这对于数字集成电路系统非常合理。对于DIP封装的集成电路芯片，为了能够在集成电路引脚焊盘间走线，当焊盘为50 mil时，线宽取1020 mil(安全间距为2015 mil)，