数字化测控技术基础.ppt

第二章 数字化测控技术基础,2.1 数字化测控技术 的几个基本概念,1. 两种计量体制 1）模拟量：是指数值上连续变化的量，它既包括数值与时间上均连续的连续时间函数，也包括时间上离散而数值上连续的瞬时连续函数。,工程领域中常见的电压、电流、压力、温度、流量、位移、加速度、长度等都是连续的时间函数；而经过采样后的各种物理量的瞬时值都是瞬时模拟量。 2）数字量：是以一定步长步进的离散量。例如：汽车的数量、飞机的架数、零件的件数等都是数字量，这些量只有用数字量来计量才有实际意义。,2. 量化和量化误差 1）量化：是将模拟量变换成数字量表示的过程。量化所得到的数字量具有抽象的数学意义，要真正表示对应的模拟量，还必须赋予数字量以码制和量化物理单位。 例如：物体的质量是模拟量，为了确定其对应的数字量，可以采用天平通过比较法实现。将物体放在天平的一端，另一端放砝码，砝码的最小单位是“克”，共使用四种砝码即1g，10g，100g和1000g。,天平达到平衡时共用了1g砝码d0个，10g砝码d1个，100g砝码d2个，1000g砝码d3个，这样物体的质量被转换成了4个抽象的数字d3，d2，d1，d0。这4个数字要能真正代表质量必须赋予它们码制和量化单位，这里物体的质量应被表示成： 显然量化单位是“克”，码制是十进制。因此数字量d3d2d1d0代表了物体的质量这一模拟量。,2）量化误差：用数字量计量模拟量时，一般情况下不会是正好相等，存在误差。这种由量化而造成的计量或测量误差称为量化误差。量化误差可以表示为： 显然，量化误差的最大值就是量化单位。量化误差是固有的，无法消除的，其大小取决于量化单位的大小和测量点的位置。,量化单位越小，测量点越接近量化数字量的对应点，则量化误差越小。在上例中当量化单位为1g时，对质量为8.37g的物体其量化误差为-0.63g或+0.37g；而当量化单位为0.1g时，对质量为8.37g的物体其量化误差为-0.03g或+0.07g。 注意：量化误差与被测信号的数值大小有关，是随机的，而最大量化误差是个确定的量，两者是有区别的，一般在数字化测控系统中所说的量化误差是指最大量化误差。,3. 数制与编码 与计算机技术中相类似，在数字测量中不采用十进制数制，而采用二进制、偏移二进制、BCD码和七段码等数制及编码方式。而且以后三种码制居多。,2.2 时钟基准,1. 阻容式时钟基准 这是一种采用门电路和阻容元件构成的多谐振荡器，适用于对频率稳定度和准确度要求不高的场合。其特点是电路简单，成本低廉，容易起振，其占空比为50%。电路如图2.2.1。,图2.2.1 两级反相式阻容时钟基准电路,图中R和C分别是振荡电阻和振荡电容。设在通电的初始时刻，C点为高电平，则B点为低电平，由于电容C两端的电压不能跃变，故在初始时刻A点的电位也为高电平。电容C通过R1放电，放电的途径为 ABGND A点的电位随放电进程呈指数规律下降，当A点电位下降至非门F1的阈值电平，非门输出反相，使B点电位变为“1”，C点电位变为“0”，A点电位也随之变为“0”。,此后电容C被充电，充电的途径为 BAGND A点的电位随充电进程呈指数规律上升，当A点电位上升至非门F1的阈值电平时，非门输出反相，使B点电位变为“0”，C点电位变为“1”，A点电位也随之变为“1”。如此周而复始形成振荡，工作波形见图2.2.2。,图2.2.2 两级反相式阻容时钟基准工作波形,电路的输出振荡频率为 式中 R=R1/R2 当用短路线代替R2使电路简化，电路的输出频率估算公式改为 这种时钟基准源在单片集成 A/D及单片机电路中应用较多。,2. 石英晶体时钟基准源 将石英晶体配之以逻辑门电路或专用集成电路，即可构成石英晶体振荡电路，产生高稳定度、高准确度的时钟基准。典型电路见图2.2.3。,图2.2.3 典型晶体振荡电路,该电路由反相器F1，F2，偏置电阻Rf，振荡电容C1，C2组成。F1与Rf组成反相放大器，利用Rf可将F1偏置在线性放大区，Rf一般取5.1 M 30 M，典型值为10M。电容C2为频率微调电容，用于微调振荡电路的输出频率。电路的典型应用是秒脉冲信号发生器，见图2.2.4。,图2.2.4 秒脉冲信号发生器,4. 基于频率合成技术的可编程时钟基准 上述时钟基准源的频率调节需要通过改变元件参数（通常是电容或电阻参数）实现，无法实现时钟频率的数字调节，仅适用于要求时钟频率固定的测控系统中。 在现代数字化测控系统中常常要求时钟频率能够根据数据采集或控制要求由程序控制，为此基于频率合成技术的程控时钟基准源应运而生。,目前，基于锁相环的时钟基准源和基于直接数字频率合成（DDS）的时钟基准源是可编程时钟的主流技术。 1）基于锁相环的时钟基准源 锁相环是能够完成两个电信号相位同步的自动控制闭环系统，简称PLL（Phase Lock Loop）。相位同步是指同频率的两个或多个信号的相位变化率一致，即相位的相对关系保持固定。,锁相环路由鉴相器(PD)、环路低通滤波器(LPF)和压控振荡器(VCO)三个基本环节组成。 图2.2.8 锁相环的基本构成,鉴相器的一端接输入信号Vin(t)，另一端接压控振荡器也就是锁相环的输出信号Vo(t)，相位比较器将Vin(t)和Vo(t)的相位和频率相比较，产生一正比于Vin(t)和Vo(t)的相位和频率差的误差电压Ve(t)，Ve(t)经环路低通滤波器滤波后得到VCO的控制电压Vc(t)，Vc(t)朝着减小输入信号频率fin与VCO输出信号频率fo的频率差的方向改变。,当fin足够接近fo 时，PLL的性质将迫使fo锁定在输入信号的频率上，即fo=fin，此时输入信号和输出信号的相位差保持在一个有限的恒定值上，这就是锁相环的基本工作过程。 使用锁相环时一般要在负反馈环节中插入一个运算器。若分别加入除法器(N)，乘法器(N)，加法器(+N)，减法器(N)，锁相环的输出频率fo依次为Nfin，finN，finN，fin+N。,目前在实际频率合成器中均采用集成锁相环，集成锁相环种类较多，最为常用的是CD4046和74HC4046，前者是低频集成锁相环，后者是高频集成锁相环。 （1）集成锁相环CD4046 CD4046引脚及内部结构图见图2.2.9 。 CD4046的内部主要包括相位比较器、相位比较器、压控振荡器VCO、输入线性放大器、齐纳管和一个用于解调输出的源跟随器。,图2.2.9 CD4046引脚及内部结构图,工作过程为：输入信号从14脚输入后，经过放大器放大加至两个相位比较器的输入端，然后分别从2脚和13脚输出误差电压Ve(t)，如果采用相位比较器，则将低通滤波器接至2脚，反之接至13脚。 滤波器的输出为VCO的控制电压Vd(t)，用于调整VCO的振荡频率fo，fo或者直接或者经N分频器后输入给两个相位比较器，使fo迅速接近fs或Nfs，锁相环最终锁定。,两个相位比较器是不同的，相位比较器是异或门，要求两路输入信号的占空比为50%，且仅能鉴别相位差为0180的两路信号。相位比较器是一个上升沿触发的数字存储网络，它可以接受任何占空比的信号，且可以鉴别相位差为0360两路信号。,图2.2.11 压控振荡器原理框图,压控振荡器是锁相环的核心环节，当 INH信号为“0” 时，p3导通将p1和p2的源极与VDD接通。门1和门2被打开允许触发器工作。n1和外接电阻R1构成源跟随器，只要R1的阻值大于n1的电阻值一个数量级(大于10k)，R1的电流即与VCO的输入电压成正比。,该电流流过p1，p1和p2构成镜像电流网络，外接电阻R2增加了一个附加的恒流流过p1，该电流偏置了当VCO输入为0V时的VCO的工作频率。在镜像电流网络中，流过p2的电流和流过p1的电流相等与p2的漏极电压无关。由门1和门2构成的RS触发器或者使p4、n3导通，或者使p5、n2导通。,因此外接电容C1的两边一边接地，另一边由p2的恒定电流充电。当C1的电位被充电至使非门1或5改变状态时，RS触发器翻转，电容C1的充电端和接地端互换，从而使电容C1反向充电。如此周而复始VCO输出50%占空比的方波。 锁相环的外围关键元件是R1、R2、C1、C2。根据上述介绍R1、R210k，若要求VCO的最低振荡频率fmin=0Hz，R2必须开路。,C1对VCO频率的高端有影响，C2对VCO频率的低端有影响，减小C1将提高fmax，加大C2将降低fmin。外部元件的取值必须在下面范围内： 10kR1，R2，Rs1M C1100pF（VDD5V） C150pF（VDD10V） 电源对VCO频率的高端也有影响，VDD越高fmax越高，但CD4046的输出频率上限是1.2MHz。,（2）基于CD4046的数字调节时钟基准源 原理框图如图2.2.12所示，其基本原理是在锁相环的反馈回路中插入一N分频的分频电路，形成闭环，此时VCO输出为Nfck。fck 是基准频率，改变N值即可改变电路的输出频率，其稳定度与基准频率相同，基准频率应由晶体振荡器产生，以确保合成频率的稳定度。,图2.2.12 基于CD4046的时钟基准源原理框图,图中相位比较器采用了芯片中的相位比较器II，低通滤波器采用了无源比例积分低通滤波器，电阻R2开路。可预置数分频器可由中小规模集成芯片级联构成，常用的芯片有74161、74162、CD4522等，既可以采用减法器构成，也可以采用加法器构成。 采用减法器式计数器时，预置的数值就是N，而采用加法器式计数器时，预置的数值需要根据所采用计数器芯片的工作原理确定。,例如，采用74161芯片构成的12位加法式分频器，其预置的数值为212 N。该数值一般由程序通过接口电路写入锁存器中，锁存器的输出连接分频器预置数输入端。 整个电路的工作原理并不复杂，关键在于锁相电路的调试，其中电容C1的取值是关键，也是整个电路中最难确定的元件。,2）基于直接数字频率合成（DDS）的时钟基准源 1971年，美国学者J.Tierncy、C.M.Rader和B.Gold提出了以全数字技术、从相位概念出发直接合成所需波形的一种新的频率合成原理，称为直接数字频率合成（Direct Digital Synthesis 简称DDS）。 自上世纪八十年代开始，随着技术和器件水平的提高，这一新型的频率合成技术得到了飞速发展，成为了频率合成的主流技术。,它与传统的单环、多环及小数分频等频率合成技术相比，具有相位噪声低、频率步进小、工作频带宽、转换时间短、线路简洁等特点。 DDS主要由相位累加器、相位/幅度变换器、D/A转换器等部分组成，DDS基本原理框图见图2.2.13 。,图2.2.13 DDS基本原理框图,图中相位累加器是N位二进制加法器，用于产生相位/幅度变换器的地址信号，相位/幅度变换器是存储器，可以是EPROM或EEPROM，在其中存储了一个周期正弦波的2N个等间隔采样的瞬时幅度数字值。相位累加器在时钟的作用下将频率控制字M与相位累加器上一次的输出值相加，得到新的相位/幅度变换器的存储单元的地址输出。,时钟信号将存储器对应单元中的数字值读出，D/A转换器将数字码转换成模拟信号，经后续低通滤波器输出正弦波。频率控制字M表示累加器的输出以步长M步进，则合成正弦波的频率为 当M=1时，得DDS的最小输出频率也即是频率分辨力,当M=2N-1时，得DDS的最高输出频率 以上结果说明，采用DDS技术合成频率时，所能合成的最高频率为时钟频率的一半。频率分辨力取决于相位累加器的位数N，N越大，分辨力越高，频率步进值越小，这是DDS的优点。,随着N值的增大，存储器的容量也将增大。例如，在DDS中为了提高频率分辨力，一般取N=2432，如果N位全部用来寻址波形存储器，那么存储器的容量将需要22432字节，这是不现实的。 因此，在实际应用中只截取N位中的高H位来寻址存储器，而舍去低位。这样有效减小了波形存储器的容量，保持了合成频率高分辨力的优点，其负面效应是增加了相位噪声。,截取通过将频率控制字M乘以一个系数实现，系数为2N-H，因此实际的相位累加器输出以步长2N-HM步进，其高H位地址以M 为步长步进，高H位地址作为波形存储器的地址。若改变波形存储器中的波形，即可输出其它波形，因此DDS频率合成器具有频率合成及波形发生双重功能。,2.3 数字显示技术,数字显示技术在数字化测控领域中占有重要的地位，测量的结果及控制的过程是以数字、数字图形或数字图像的形式显示输出。目前显示技术已经从常规的数据显示发展到智能显示的水平，新的显示原理及相应的显示产品不断问世。,它的应用早已超出了结果显示输出领域，已经渗透到商业广告、新闻发布、交通运输、体育比赛、文化娱乐及军事指挥等各个领域，已发展成为信息技术的专门技术分支。 显示器件从原理上划分分为两大类，即主动发光型和被动发光型。目前显示器的种类列于后表中。,1. LED显示器及显示技术 LED显示器是最为常见的数字显示器，包括LED数码管和LED点阵显示器。前者广泛应用于各种数字仪表和数显装置，后者适合构成大屏幕LED智能显示屏幕。 1）LED数码管和字符管 LED是采用半导体材料制成的能将电信号转换成光信号的结型电致发光器件。,LED能在低电压、小电流条件下工作，显示亮度高、发光响应速度快，功耗相对低。LED内部的每一个发光段就是一个具有发光特性的PN结，即条状发光二极管，当PN结正向导通时，就发光，其亮度取决于工作电流，发光颜色取决于管芯材料。,LED数码管和字符管分为共阴极和共阳极两种。共阴极是指所有发光二极管的阴极短接作为公共端，驱动从阳极采用高电平驱动；共阳极是指所有发光二极管的阳极短接作为公共端，驱动从阴极采用低电平驱动。,LED分普通管和高亮度管，它们的驱动电流不同，普通管的驱动电流为510mA，高亮度管的驱动电流小于2mA，高亮度管的发光效率高,功耗低。LED的驱动可由TTL或CMOS门电路直接驱动。,2. LED数码管和字符管的驱动技术 1）静态显示驱动 这种显示驱动方式是一对一的驱动方式，每一个 LED管对应一套驱动电路 。以共阴极LED数码管为例，驱动电路包括数据BCD码锁存器，BCD-7段码译码器/驱动器。,图2.3.1 LED静态显示驱动电路,图中CD4042是数据锁存器，用于锁存欲显示数据中的一位数字的BCD码，CD4511是BCD码7段码译码器/驱动器，输入来自锁存器输出的BCD码，输出是对应数字的7段码，该芯片可提供足够的驱动电流直接驱动LED显示相应的数字。LED与译码器之间的电阻是限流保护电阻，其取值见后面公式。,式中VOH是CD4511输出的高电平；VD是 LED二极管的正向管压降，VDV；ISEG是LED的笔段电流，对普通型管ISEG510mA，对高亮度管ISEG2mA。,静态显示方式设计简单，随着显示位数的增加，电路将随之庞大，功耗明显上升，这些是静态显示方式的缺点。这种方式适合于显示位数小于3位的显示电路。,2）动态扫描显示 动态扫描显示就是让各位数码管按一定的顺序及频率轮流地循环发光显示。只要循环的周期足够短（一般小于24ms），人眼是感觉不到数码管的闪烁的，而认为数码管一直在显示。 与静态驱动方式相比，动态扫描显示具有如下优点： 第一，显著降低显示器的功耗；,第二，使电路简化，大大减少了线路板布线； 第三，易于与微机接口实现软件控制。 电路见图2.3.2。设计思想是：在时钟的同步下，将7段码及位选通信号同步加至显示器上，该位显示器显示，其余显示器因无选通信号而不显示。,图2.3.2 五位数码动态扫描显示电路,电路的工作原理说明如下：位选通信号由时钟电路产生的100Hz时钟经十进制计数/分配器产生，分配器CD4017的Y0Y9在时钟脉冲的作用下，依次产生一正脉冲。 由于显示器是共阴极的，因此将正脉冲反相后即可作为位选通脉冲，这里因只需要5个脉冲，故将Y5与芯片的Reset 信号端相连，这样可以产生循环输出的5个正脉冲。,欲显示的数据的各位BCD数码首先被锁存在相应的锁存器中，由三态门电路与CD4511译码器隔离。 各位数据公用一个译码器，因此是分时使用，所以需要隔离，究竟那位数据经过对应的三态门输出给译码器，取决于位选通信号，原则是当某一位位选通信号出现时，相应位的三态门应选通，如此顺序循环，即可实现动态扫描显示。,根据这个原则将各位选通信号与对应位的三态门CD4503的使能端DA短接即可实现上述设想。 需要说明的是，时钟的频率应大于208Hz，否则将会产生闪烁感。与静态显示方式相比，显示位数越多，电路及布线越是相对简单。动态显示的优势越明显。,3. LCD显示器及显示技术 液晶是介于固态和液态之间的晶状物质，它兼有液体的流动性和晶体的光学特性，液晶显示器(LCD)是目前应用日趋广泛的一种平板型显示器件。 1）LCD的性能特点 （1）它属于被动发光型器件，本身不发光，只能反射或投射外界光线，因此环境亮度越高，显示越清晰，其亮暗对比度可达100：1。,（2）启动电压低（一般为36V），驱动电流小（几微安），微功耗（几十至几十微瓦），能够用TTL、CMOS电路直接驱动。 （3）必须采用交流驱动方式，驱动电压波形为不含直流分量的方波或其它较复杂波形，频率约30300Hz。分静态方波驱动和动态时分割法驱动。若采用直流驱动会导致液晶材料发生电解，产生气泡，寿命缩短到500小时以下，仅为正常使用寿命的1/101/40。,（4）体积及重量小，像素尺寸小，分辨率高。颜色有单色和彩色两种。 （5）响应速度较慢，工作频率低，工作温度范围较窄。温度过高易发生液化甚至气化，温度低于0时易固化，因此使用液晶显示器时要十分注意环境温度，特别要避免在强烈日光下使用，以免发生液化，液晶屏变黑。,2）LCD的驱动方式 LCD数码显示器的驱动与LCD点阵显示器的驱动方式不同，数码显示器的驱动一般可由使用者自行设计，而点阵显示器的驱动则需配专用驱动器或驱动模块，由计算机的CPU进行控制。这里主要针对LCD数码显示器的驱动方式加以介绍。,（1）静态驱动方式 LCD数码显示器的每个字符由7段电极ag构成，笔段电极一端为引出电极，另一端为背电极。当两个电极的电位相反，频率相同时显示，否则不显示。 因此静态驱动方式为：将两个频率与幅度相同但相位相反的方波电压分别加至字段的引出电极和背电极上，利用两者电位差来驱动显示器显示。