课件：内存组织原理与接口.ppt

第七章 内存组成、原理与接口,1.微机存储系统概述 2.半导体结构与原理 3.典型半导体存储器芯片 4.内存组成及其与系统总线的连接 5.PC系列微机的内存组织,7.1 微机存储系统概述,除采用磁、光原理的辅存外，其它存储器主要都是采用半导体存储器 本章介绍采用半导体存储器及其组成主存的方法,2,7.1.1 存储器的分类,按用途分类 内部存储器（内存、主存） 外部存储器（外存、辅存） 按存储介质分类 半导体集成电路存储器 磁存储器 光存储器,3,7.1.2 半导体存储器的分类与特点,按制造工艺 双极型：速度快、集成度低、功耗大 MOS型：速度慢、集成度高、功耗低 按使用属性 随机存取存储器RAM：可读可写、断电丢失 只读存储器ROM：正常只读、断电不丢失,4,7.1.2 半导体存储器的分类与特点,5,读写存储器RAM,6,只读存储器ROM,掩膜ROM：信息制作在芯片中，不可更改 PROM：允许一次编程，此后不可更改 EPROM：用紫外光擦除，擦除后可编程；并允许用户多次擦除和编程 EEPROM（E2PROM）：采用加电方法在线进行擦除和编程，也可多次擦写 Flash Memory（闪存）：能够快速擦写的EEPROM，但只能按块（Block）擦除,返回本章目录,7,7.1.3 存储器的主要性能参数,存储容量 对于M位地址总线、N位数据总线的半导体存储器芯片的存储容量则为2MN位 存取速度 存取时间(Access Time)TA：启动一次存储器操作，到完成该操作所经历的时间 存储周期(Memory Cycle)TMC：为连续进行两次独立的存储器操作之间所需的最小时间间隔 可靠性 MTBF(Mean Time Between Failures)，即平均故障间隔时间来衡量，MTBF越长，可靠性越高 性能价格比,返回本章目录,8, 存储体 存储器芯片的主要部分，用来存储信息 地址译码电路 根据输入的地址编码来选中芯片内某个特定的存储单元 片选和读写控制逻辑 选中存储芯片，控制读写操作,7.2半导体存储器结构与原理,返回主目录,9,7.2.1 半导体存储器芯片的结构,返回本章目录,10, 存储体,返回本章目录,每个存储单元具有一个唯一的地址，可存储1位（位片结构）或多位（字片结构）二进制数据 一个存储单元提供并行操作的位单元数称为存储器的字长 存储容量与地址、数据线个数有关： 芯片的存储容量2MN 存储单元数存储单元的位数 M：芯片的地址线根数 N：芯片的数据线根数,11,(2)片选和读写控制逻辑,返回本章目录,片选端CS*或CE* 有效时，可以对该芯片进行读写操作 输出OE* 控制读操作。有效时，芯片内数据输出 该控制端对应系统的读控制线 写WE* 控制写操作。有效时，数据进入芯片中 该控制端对应系统的写控制线,12,7.2.2 静态RAM,返回本章目录,SRAM的基本存储单元是6管静态MOS电路 每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵 SRAM一般采用“字结构”存储矩阵： 每个存储单元存放多位（4、8、16等） 每个存储单元具有一个地址,13,7.2.2 动态RAM,返回本章目录,DRAM的基本存储单元是单个场效应管及其极间电容 必须配备“读出再生放大电路”进行刷新 每次同时对一行的存储单元进行刷新 每个基本存储单元存储二进制数一位 许多个基本存储单元形成行列存储矩阵 DRAM一般采用“位结构”存储体： 每个存储单元存放一位 需要8个存储芯片构成一个字节单元 每个字节存储单元具有一个地址,14,7.2.3 随机存取存储器,返回本章目录,静态RAM SRAM 2114 SRAM 6264,动态RAM DRAM 4116 DRAM 2164,15,只读存储器,EPROM EPROM 2716 EPROM 2764,EEPROM EEPROM 2717A EEPROM 2864A,16,7.3.1 6管SRAM存储单元,返回本章目录,写“1”，A点为高电平， B点为低电平，使T4截止，T3导通。当行选信号消失后，T3和T4的互锁将保持写入的状态不变，并由电源提供其工作电流，只要不断电，该状态就将一直保持下去。如果要写“0”，则有关状态相反 当选中该单元读信息时，若A点为高电平，B点为低电平，则读出“1”，否则读出“0”,17,7.3.2 SRAM芯片2114,返回本章目录,存储容量为1K4 18个引脚： 10根地址线A9A0 4根数据线I/O4I/O1 片选CS* 读写WE*,功能,18,7.3.2 SRAM 2114的读周期,返回本章目录,TA读取时间 从读取命令发出到数据稳定出现的时间 给出地址到数据出现在外部总线上 TRC读取周期 两次读取存储器所允许的最小时间间隔 有效地址维持的时间,19,7.3.2 SRAM 2114的写周期,返回本章目录,TW写入时间 从写入命令发出到数据进入存储单元的时间 写信号有效时间 TWC写入周期 两次写入存储器所允许的最小时间间隔 有效地址维持的时间,20,7.3.4 EPROM,顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息 一般使用专门的编程器（烧写器）进行编程 编程后，应该贴上不透光封条 出厂未编程前，每个基本存储单元都是信息1 编程就是将某些单元写入信息0,21,EPROM芯片2716,返回本章目录,存储容量为2K8 24个引脚： 11根地址线A10A0 8根数据线DO7DO0 片选/编程CE*/PGM 读写OE* 编程电压VPP,22,7.3.4 EPROM芯片2764,返回本章目录,存储容量为8K8 28个引脚： 13根地址线A12A0 8根数据线D7D0 片选CE* 编程PGM* 读写OE* 编程电压VPP,23,7.3.5 EEPROM,返回主目录,用加电方法，进行在线（无需拔下，直接在电路中）擦写（擦除和编程一次完成） 有字节擦写、块擦写和整片擦写方法 并行EEPROM：多位同时进行 串行EEPROM：只有一位数据线,24,EEPROM芯片2817A,存储容量为2K8 28个引脚： 11根地址线A10A0 8根数据线I/O7I/O0 片选CE* 读写OE*、WE* 状态输出RDY/BUSY*,25,7.4内存的组成及其与系统总线连接,7.4.1 (1)内存组成与接口设计的基本工作 (2)内存借口设计应从准备开始, 作好地址,数据,控制三总线的连接.,26,7.4.2 用译码器实现芯片选择,若芯片的数据线正好8根： 一次可从芯片中访问到8位数据 全部数据线与系统的8位数据总线相连 若芯片的数据线不足8根： 一次不能从一个芯片中访问到8位数据 利用多个芯片扩充数据位 这个扩充方式简称“位扩充”,27,7.4.2. 用译码器实现芯片选择,芯片的地址线通常应全部与系统的低位地址总线相连 寻址时，这部分地址的译码是在存储芯片内完成的，我们称为“片内译码”,28,7.4.3 实现芯片选择的三种方法,1 全译码法: 所有的系统地址线均参与对存储单元的译码寻址 包括低位地址线对芯片内各存储单元的译码寻址（片内译码），高位地址线对存储芯片的译码寻址（片选译码） 采用全译码，每个存储单元的地址都是唯一的，不存在地址重复 译码电路可能比较复杂、连线也较多,29,全译码,30,7.4.3 实现芯片选择的三种方法,2 部分译码: 只有部分（高位）地址线参与对存储芯片的译码 每个存储单元将对应多个地址（地址重复），需要选取一个可用地址 可简化译码电路的设计 但系统的部分地址空间将被浪费,31,部分译码,32,线选译码,3 线选译码 只用少数几根高位地址线进行芯片的译码，且每根负责选中一个芯片（组） 虽构成简单，但地址空间严重浪费 必然会出现地址重复 一个存储地址会对应多个存储单元 多个存储单元共用的存储地址不应使用,33,线选译码示例,34,7.4.4 DRAM连接,1 行地址和列地址的传送 2 RAS和CAS信号的产生 3刷新控制,35,7.5 PC系列微机的内存组织,当CPU的数据宽度大于8位时，要求内存系统能够实现单字节和多字节的操作，因此，在PC系列微机中使用分体结构来组织内存系统,36,7.5.1 8086微机的内存分体,8086CPU的16位微机系统，要求实现对内存的一次访存操作既可以处理一个16位字，也可以只处理一个字节 8086系统中1M字节的内存地址空间实际上分成两个512K字节的存储体“偶地址存储体”和“奇地址存储体” 偶地址存储体连接8086的低8位数据总线D7D0 奇地址存储体则连接8086的高8位数据总线D15D8 地址总线的Al9A1与两个存储体中的地址线Al8A0连接 最低位地址线A0和8086的“总线高允许” (BHE*)信号用来选择存储体,37,8086系统内存的分体结构,38,7.5.1 80386/486微机内存分体,39,7.5.2 内存空间分配,常规内存 地址从00000H9FFFFH的640KB的RAM区，又称为“基本内存”、传统内存”、“实存”等 用来存放操作系统的核心程序、系统工作参数和一些应用程序，其最底端的00000H003FFH为中断向量表 保留内存 A0000HBFFFFH为128KB的视频缓冲区 C0000HDFFFFH为128KB的ROM扩充区，用于视频图像ROM、扩充卡缓存和存放EMS页面帧等 E0000HEFFFFH为64KB的保留区 F0000HFFFFFH为64KB的系统ROM区，存放开机引导程序、诊断程序和系统BIOS,40,内存空间分配图,41,后面内容直接删除就行 资料可以编辑修改使用 资料可以编辑修改使用 资料仅供参考，实际情况实际分析,主要经营：课件设计，文档制作，网络软件设计、图文设计制作、发布广告等 秉着以优质的服务对待