版图复习题-解答.docx

选择NMOS器件的衬底是 型半导体。 （ B ）A. N型 B. P型 C. 本征型 D. 耗尽型 N型半导体材料的迁移率比P型半导体材料的迁移率 （ C ）A. 相等 B. 小C. 大 D. 不确定在layout中给金属线加线名标注，即用lable按schematic的Pin的要求对所要标注的金属线进行说明，通常对metal1层加Pin的标注是用下列层次中的哪一层？ （b ）A. metal1 layer B. mt1txt layerC. metal2 layer D. mt2txt layer在集成电路版图设计中，via1层通常是用来做第一层金属层和下列哪些层次的通孔层的？ （A ）A. metal2 B. activeC. poly D. nmell在集成电路版图设计中， 如果想插入一个器件或单元，请问用哪个快捷键？ （C ）A. a B. cC. i D. k在集成电路版图设计中，如果想把画过的尺子清除掉，请问用哪个快捷键？ （D ）A. a B. kC. i D. shift k在一个一般的制程中，下列材料集成电阻，方块电阻最大的是 （B ）A. 扩散电阻 B. 阱电阻C. 多晶硅电阻 D. 铝层连线电阻下列关于保护环的说法不正确的是 。 （ D ）A. 保护环的目的是给衬底或阱提供均匀的偏置电压。 B. 保护环可以接在VDD或GND上。 C. 保护环可以减少衬底耦合噪声对敏感电路的影响。 D. 保护环无助于闩锁效应的避免。设计模拟版图时，要考虑的问题比作数字版图多，下列哪个方面不要考虑？ （a ）A. 面积要小 B寄生效应（parasitics） C对称（matching） D噪声问题（noise issues） 关于集成电路中的无源器件说法不正确的是 。 （ C ）A. 集成电路无法高效的实现高值无源器件。 B要精确实现某一特定阻值的电阻几乎是不可能的。 C由于制造工艺的偏差，无源器件的比例容差（Ratio Tolerance）也必定很大。 D尽管存在制造工艺上的偏差，但是无源器件的比例容差（Ratio Tolerance）可以控制在很小的范围内。PMOS器件的衬底是 型半导体。 （ A ）A. N型 B. P型 C. active_contact D. 都不需要要想将版图中的金属2与金属1实现电连接，需要在它们之间加上 （A ）A. via B. poly_contactC. active_contact D. 不确定MOS晶体管是一种 控制器件。 （A ）A. 电压 B. 电流C. 电阻 D. 电容即使版图中晶体管的尺寸与所对应的线路图完全一致，仿真的结果依然会有差异，主要的原因是？ （ A ）A. 版图仿真时参数选择上考虑了寄生效应。 B. 晶体管的性能与尺寸无关。C. 实际是相同的，只是仿真的结果有误差。 D. 上述原因都不对。CMOS与非门中NMOS管是串联的，而PMOS管是 的。 （A ）A. 并联 B. 串联C. 先串后并 D. 先并后串 MOS管共用有源区的好处是减少 。 （A ）A. 面积 B. 功耗C. 体电阻 D. 电流在版图编辑过程中，不可以用做连接线的图层是 。 （A ）A. active B. polyC. metal1 D. metal2根据版图设计规则中的 最小宽度，可以确定器件最小沟道长度。 （B ）A. active B. poly C. metal1 D. metal2版图设计规则，原因是器件的几何图形受加工精度的限制，物理学上对器件图形大小和 也有要求。 （C ）A. 精度 B形状 C间距 D层次在设计CMOS传输门电路版图时，NMOS晶体管的衬底是要接 。 （B ）A. 电路最高电平 B电路最低电平 C电路高、低电平之间 D任意电平填空1.版图可靠性，主要目的是：避免天线效应，防止闩锁效应，静电放电ESD保护。2.某种工艺称为0.35um Mixed Signal 2P4M Polycide 3.3V Process，请判断其特征尺寸为 0.35um ，互连层共有 6 层， 适合 （适合或不适合）于设计模拟电路。 3.在mwell上画pmos器件时需要在nwell上加 n+接触孔 ，并用金属线把这个 n+接触孔 与nwell内的 最高 电位相连接。 4.MOS晶体管是 有源 端器件。5.有一种称为0.13um 2P5M CMOS单阱工艺，它的特征线宽为0.13 um ，互连层共有 7 层，其电路类型为 CMOS 。6.N阱CMOS工艺中，之所以要将衬底接GND、阱接到电源上，是因为 保证PN结反偏，使MOS器件能够正常工作 。 7.CMOS工艺中集成电路中的电阻主要有 扩散电阻 井电阻 多晶硅电阻 8.元素周期表中一些元素（如硅锗）的电学特性介于金属与非非金属之间，叫做 半导体 。9.LayOut的含义是指： 版图 。10.电路图与版图结果对比是 LVS 。判断1.衬底或阱也被称为MOS晶体管的体（body或bulk）。 （ Y ）2.在n阱CMOS工艺中，为保证电路功能，n阱要接在电路的最低电位。 （ N ）3.光刻胶显影后，光照区域的光刻胶被去掉了，这个过程被称作为负胶处理。（N ）4.CMOS倒相器版图中，需要在P型衬底中部分放置P有源区的原因是：与N阱中的N有源区相互对称。 （ N ）5. CMOS与非门电路中，要求所有PMOS和NMOS管的衬底都接在电路最高电位。 （ N ）6.多晶硅栅自对准工艺，是CMOS集成电路中很少采用的工艺。 （ N ）7.并不是所有的LVS的错误都会造成版图功能上的错误。 （ Y ）8. 在Virtuoso layout的快捷键命令中，f是fit整个layout画面的意思，那么m是移动一个图形的意思。 （ Y ）9. 通常来说，电路版图仿真结果与电路线路仿真结果是一致的。 （ N ）10.CMOS倒相器版图中，需要在N阱中放置N有源区的原因是将PMOS管的衬底接地。 （ Y ）1.n阱除了可以用于制作PMOS晶体管外，还可以用来做电阻。 （ Y ）2.设计中采用的晶体管最小尺寸，取决于选择制作IC的生产线的工艺水平。 （ Y）3.版图中的active是指晶体管的有源区。 （ Y ）4.LVS是将IC线路图的Schematic netlist与IC版图的Layout netlist进行对比，通常不仅要求晶体管的数目、类型与电连接完全一致，也要求对应晶体管尺寸完全一致。 （ Y ）5. CMOS与非门电路中，进行版图编辑时，通常电源线的金属宽度比一般金属宽度要窄。 （ N ）6.在进行版图设计时，通常在电源线上走多晶硅以节省芯片面积。 （ N ）7.两个并联的PMOS管，在版图设计上可以共用一个P区，这个P区的作用是一个PMOS管的漏，同时还是另一个PMOS管的源。 （ N ）8. 在Virtuoso layout的快捷键命令中，f是fit整个layout画面的意思，那么r是清除尺子的意思。 （ N ）9. 光刻技术是集成电路制造中最关键的一道工序，随着集成电路的集成度越来越高，特征尺寸越来越大对光刻的要求也越高。 （ N ）10.全CMOS电路中，NMOS管和PMOS管的数量是相等的。 （ Y ）简答1. 请简要介绍一下P阱CMOS工艺的工艺流程，并简要画出PMOS晶体管的剖面图。2. 请解释“天线效应”，并且在版图设计中如何避免“天线效应”的方法？3. 请解释“ESD”，并且简要说明其可能造成的影响。4. 什么是版图设计？版图设计的依据有那些？5. 在较先进的CMOS工艺中，为什么采用多层布线，请说明原因？（5分）6. 讨论N型MOSFET的工作原理。（5分）7.集成电路版图设计的重要性有哪些？（5分8. 集成电路版图的定义，内涵，实质？（10分）9. IC版图设计的几何设计规则是什么？（5分） 综合如下图所示的2：2的电阻版图布局结构，试简单分析下面三种布局结构的优缺点。（10分）叉指版图优点：增加电阻的匹配度，缺点:版图面积大共质心版图优点： 缺点:版图面积大增加陪元（Dummy)电阻、优点：，使所有电阻周边环境相同。Dummy电阻一般接地。缺点:版图面积大2. 在CMOS版图设计中如果版图绘制不当，会产生闩锁效应，导致芯片失效。a） 画出反相器的剖面图；b）这是电路图要画是版图剖面图c）d） 根据剖面图画出寄生的正反馈三极管（SCR）电路；e）这里应是电路图f） 请写在版图设计时，如何避免闩锁效应的方法（至少3种）。o 减小RW1和RS2.方法:RW1是N阱到VDD之间的寄生电阻,使N阱就近与 VDD连接并