电子电路课程设计---数字电子时钟显示系统.doc_第1页
电子电路课程设计---数字电子时钟显示系统.doc_第2页
电子电路课程设计---数字电子时钟显示系统.doc_第3页
电子电路课程设计---数字电子时钟显示系统.doc_第4页
电子电路课程设计---数字电子时钟显示系统.doc_第5页
已阅读5页,还剩3页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

实验课题:数字电子时钟显示系统实验目的:通过时钟电子时钟系统的设计和仿真,要掌握电子仿真软件的使用,同时熟悉组合逻辑芯片(74ls48,74ls191,74ls92,74ls90,74ls00,555定时器等)的结构及各引脚的功能作用,掌握芯片的功能使用;同时让我们初步了解数字逻辑电路系统的大概流程。实验内容:1. 画出并熟悉数字钟的主体电路逻辑图,(实验过程中电路图指导老师已给出)2. 查阅资料搜集各芯片的引脚结构及功能,关键步骤,为下面的接线做准备3. 在仿真软件上连线仿真并调试,及时发现问题实验仪器:七段译码器(bs202)芯片74ls48 74ls191 74ls92 74ls90 74ls00 555定时器,电容,导线等实验原理:数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路等组成。秒信号产生器是整个系统的时基信号,它直接决定计时系统的精度,一般用555构成的振荡器加分频器来实现。将标准秒脉冲信号送入“秒计数器”,该计数器采用60进制计数器,每累计60秒发出一个“分脉冲”信号,该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器,每累计60分,发出一个“时脉冲”信号,该信号将被送到“时计数器”。“时计数器”采用24进制计数器,可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码,通过六位led显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号,然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进行校对调整。整体电路图如下:1. 秒脉冲信号发生器秒脉冲信号发生器是数字电子钟的核心部分,它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。1) 振荡器: 通常用555定时器与rc构成的多谐振荡器,经过调整输出1000hz脉冲。2) 分频器: 分频器功能主要有两个,一是产生标准秒脉冲信号,一是提供功能扩展电路所需的信号,选用三片74ls90进行级联,因为每片为1/10分频器,三片级联好获得1hz标准秒脉冲。其电路图如下:2. 秒、分、时计时器电路设计秒、分计数器为60进制计数器,小时计数器为24进制计数器。实现这两种模数的计数器采用中规模集成计数器74ls90构成。1) 60进制计数器由74ls90构成的60进制计数器,将一片74ls90设计成10进制加法计数器,另一片设置6进制加法计数器。两片74ls90按反馈清零法串接而成。秒计数器的十位和个位,输出脉冲除用作自身清零外,同时还作为分计数器的输入脉冲cp1。下图电路即可作为秒计数器,也可作为分计数器。2) 24进制计数器3. 译码显示电路译码电路的功能是将秒、分、时计数器的输出代码进行翻译,变成相应的数字。用与驱动led七段数码管的译码器常用的有74ls48。74ls48是bcd-7段译码器/驱动器,输出高电平有效,专用于驱动led七段共阴极显示数码管。若将秒、分、时计数器的每位输出分别送到相应七段译吗管的输入端,便可以进行不同数字的显示。如下图(电阻可要可不要,仅仅起限流保护作用)4. 校时电路校时电路是数字钟不可缺少的部分,每当数字钟与实际时间不符时,需要根据标准时间进行校时。k1、k2分别是时校正、分校正开关。不校正时,k1、k2开关是闭和的。当校正时位时,需要把k1开关打开,然后用手拨动k3开关,来回拨动一次,就能使时位增加1,根据需要去拨动开关的次数,校正完毕后把k1开关闭上。校正分位时和校正时位的方法一样。其电路图如下:实验心得: 由于是第一次接触课程设计,所以在设计过程中遇到了很多麻烦,但比较喜欢这种学习模式,和实际接触比较紧。在这次数字钟的设计中有很多收获,加深了对数字电路的理解和应用。我自己在做实验过程中,感觉最大的困难是,各芯片的引脚功能。因为芯片呈现出的只有几个引脚,必须对照引脚功能表才能获知每个引脚的功能。在此过程中我们通过查阅书籍及上网才把相关的知识整理出来。本次试验中用到的90和555芯片我印象最深了,充分了解其功能应用,如下: 集成异步十进制计数器74ls90集成异步十进制计数器74ls90它是二-五-十进制计数器,若将qa与ckb相连从cka输入计数脉冲其输出qd、qc、qb、qa便成为8421码十进制计数器;若将qd与cka相连,从ckb输入计数脉冲其输出qd、qc、qb、qa便成为5421码十进制计数器。74ls90具有异步清零和异步置九功能。当r0全是高电平,r9至少有一个为低电平时,实现异步清零。当r0至少有一个低电平,r9全是高电平时,实现异步置九。当r0、r9为低电平时,实现计数功能。74ls90的功能表如下:输入输出r01 r02 r91 r92qd qc qb qah h l h h ll h h l h hl l l ll l l lh l l hh l l h l l l l l ll l 计数计数计数计数 555定时器 振荡器由555定时器构成。在555定时器的外部接适当的电阻和电容元件构成多谐振荡器,再选择元件参数使其发出标准秒信号。555定时器的功能主要由上、下两个比较器1、2的工作状况决定。比较器的参考电压由分压器提供,在电源与地端之间加上电压,且控制端悬空,则上比较器1的反相端“-”加上的参考电压为2/3,下比较器2的同相端“+”加上的参考电压为1/3。若触发端 的输入电压21/3,下比较器2输出为“1”电平,触发器的输入端接受“1”信号,可使触发器输出端为“1”,从而使整个555电路输出为“1”;若阈值端的输入电压62/3,上比较器1输出为“1”电平,触发器的输入端接受“1”信号,可使触发器输出端为“0”,从而使整个555电路输出为“0”。控制电压端外加电压可改变两个比较器的参考电压,不用时,通常将它通过电容(0.01左右)接地。放电管1的输出端为集电极开路输出,其集电极最大电流可达50,因此,具有较大的带灌电流负载能力。若复位端 加低电平或接地,可使电路强制复位,不管555电路原处于什么状态,均可使它的输出为“0”电平

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论