电子技术课程设计报告-多功能倒计时牌.doc

河北理工大学计控学院课程设计报告 报告题目：多功能倒计时牌 课程名称： 电子技术 任课教师： 专业： 07表1 学号：2 姓名： 题目：多功能倒计时牌1、要求：设计并用isplsi1032e实现一个倒计时牌。具有下述功能：（1）实验台上的六个数码管和四个发光二极管分别显示天，时，分，秒。（2）能使倒计时牌复位。（3）能启动或者停止倒计时牌运行。（4）在倒计时牌停止运行状态下，能修改天，时，分，秒的值。（5）具有报时功能，整点时喇叭鸣叫六秒钟。（6）分频器必须保证输出是秒脉冲。2、提交设计报告说明书（1） 在系统可编程逻辑器件与以前所认识数字电路的区别。（2） 简述用在系统可编程逻辑器件实现数字系统的基本原理。（3） 用ispls1032e实现数字电路的基本步骤。设计程序、电路图。（4） 设计详细说明：顶层电路：名称、功能、设计思想。低层电路：名称、功能、设计思想。 （5） 仿真结果（包括引脚图）。一在系统可编程逻辑器件与以前所认识的数字电路有何区别？用数字信号完成对数字量进行算术运算和逻辑运算的电路称为数字电路，或数字系统。由于它具有逻辑运算和逻辑处理功能，所以又称数字逻辑电路。普通的逻辑器件只能够实现一定的逻辑功能，不能够由用户根据具体要求进行修改，在系统可编程逻辑器件可以修改或重构数字逻辑在系统（包括增加或修改可编程逻辑器件的i/o引脚），在已经设计和制作的数字系统中，通过在系统可编程逻辑器件的编程控制信号线，直接在线编程和反复修改，并进行现场调试和验证，使得原来不用以改变的硬件设计变得和软件一样灵活，易于修改和调试。二在系统可编程逻辑器件实现数字系统的基本原理和设计流程。1.基本原理：在系统编程和普通编程的基本操作一样，都是逐行编程。编程寻址和一位操作由地址移位寄存器和数据移位寄存器完成。地址移位寄存器决定行地址，数据位寄存器决定单位地址和单位数据内容，如下图。当阵列结构有n行，器地址用一个n位的地址移位寄存器来选择。对起始位置编程，先将地址移位寄存器中与0行对应的位置置1，其余置0，让该行被选中。在编程脉冲的作用下，将水平移位寄存器中的数据写入该行。然后将地址移位寄存器移动一位，使阵列的下一行被选中，并将水平移位寄存器中换入下一行的编程数据2.设计流程 1) 设计准备 其目的就是选择合适的isplsi器件2) 设计输入 将设计者的所设计的电路以开发软件所要求的某种形式表达出来，并输入计算机。3) 设计检验 将设计文件输入以后，应对输入的文件进行检验。4) 布局和布线 在设计检验通过后，便可着手布局和布线，该工作由软件自动完成。5) 设计仿真 ispexpect system 能对所设计的电路进行功能仿真和时序仿真，便于使用者更加方便地观察输出波形及现象。6) 容丝图生成 在该过程中，凡是设计者没有使用的io端，都被自动接上有源上拉电阻。7) 下载编译 该过程是将设计阶段生成的jedec文件（即容丝图）装入到器件中。三设计详细说明1.设计思想：本设计由一个顶层模块和六个底层模块组成。顶层模块clock由原理图实现，包含了天，时，分，秒计数器和 时钟发生器，整点响铃模块，译码器六个底层模块及若干门电路，并 定义了信号与管脚的对应关系。在使用给定时间后，能够实现对该时间段的倒计时，通过数码显示管显示出相对应的时间，并在整点时通过外接喇叭给出提示，而且能够随时停止和启动倒计时牌，停止时能够对倒计时牌所记时间进行修改。根据秒分时天之间的进制关系设计出相对应的减法器模块，由秒开始依次向分，时，天借位，并通过低位的借位信号给出高位模块信号，使高位模块执行减法运算。当秒对应模块由59减至00时，将会给出一借位信号，此时分所对应的模块减一，即分所对应模块由59减至58当分所对应模块由59减至00时，同样向小时对应模块给出一借位此时小时对应模块减一，依次执行，最终完成倒计时的功能。1) 底层电路：（1） 六十进制减法器 通过一个十进制减法器和一个六进制减法器的级联来实现六十进制减法器的设计，十进制减法器做低位片，六进制做高位片，十进制减法器由9减至0后给出一借位信号，让六进制减法器减一如此执行，当高位片减至零后给出一借位信号，用该信号给两个模块置数，然后在循环执行。（2） 二十四进制减法器 通过两个十进制减法器来实现二十四进制减法器的设计，第一个十进制减法器输入端结成3，做低位片，第二个十进制减法器输入端结2，做高位片，第一个十进制减法器减至0后给出一借位信号，让第二个十进制减法器减一如此执行，当高位片减至零后给出一借位信号，用该信号给两个模块置数，然后在循环执行。（3） 三十进制减法器通过一个十进制减法器和一个三进制减法器的级联来实现三十进制减法器的设计，十进制减法器做低位片，三进制做高位片，十进制减法器由9减至0后给出一借位信号，让三进制减法器减一如此执行，当高位片减至零后给出一借位信号，用该信号给两个模块置数，然后在循环执行。2）倒计时器的设计框图3）底层模块（原理图或由硬件描述语言编写的程序）(1)cnt30模块原理图(2)cnt24模块原理图(3)cnt60模块原理图(4)clk_ring模块abel语言源文件module clk_ringdeclarationsclk pin;clock,ring pin;q0.q9 node istypereg;q=q9.q0;equationsring=q0;q.clk=clk;q:=(q+1)&!(q=1000-1);clock=(q=1000-1);end(5)底层模块encode24的abel语言源文件module encode24title encode24declarationss1,s0 pin;q0.q3 pin;equationsq0=!s1&!s0;q1=!s1&s0;q2=s1&!s0;q3=s1&s0;end(6)底层模块fen_pin的abel语言源文件module fen_pintitle fen_pindeclarationsclk pin;clock pin;ring pin;q0.q9 node istype reg;q= q9.q0;equationsring = q0;q.clk=clk;q:=(q+1)&!(q= =1000-1);clock=(q= =1000-1);end(7)底层模块ring的abel语言源文件module ringtitle ringdeclarationsclk pin;gatec,ringin pin;ring pin;q2,q1,q0 node istypereg;q=q2,q1,q0;equationsq.clk=clk;q:=(q+1)&!(q=6)#q&(q=6);q.ar=gatec;ring=ringin&(qc) repeat 100 .c.,1,0-.x.;end(9)1000分频器模块的测试向量module fen_pin clk pin;clock pin;ring pin;test_vectors(clk-clock,ring) repeat 1200 .c.-.x.,.x.;end(10)ring模块的测试向量module ring clk pin; gatec,ringin pin; ring pin;test_vectors(clk,ringin,gatec-ring) repeat 10 .c.,.c.,0-.x.;repeat 1 .c.,.c.,0-.x.;repeat 1 .c.,.c.,1-.x.;repeat 100 .c.,.c.,0-.x.;end(11)encode24模块的测试向量module encode24 s1,s0 pin; q0.q3 pin;test_vectors(s1,s0-q3,q2,q1,q0) repeat 10 0,0-.x.,.x.,.x.,.x.;repeat 10 0,1-.x.,.x.,.x.,.x.;repeat 10 1,0-.x.,.x.,.x.,.x.;repeat 10 1,1-.x.,.x.,.x.,.x.;end4设计顶层模块（总原理图）5.仿真波形 （1）顶层模块仿真波形图（2）顶层模块调表仿真波形图（3）24进制计数器仿真波形（4）30进制计数器仿真波形（5）60进制计数器仿真波形图（6）1000分频器仿真波形图（7）ring模块仿真波形图（8）encode24仿真波形图4编译：选中需要编译的文件对应的拓展名为abl的文件，分别双击compile logic(进行编译)和reduce logic(进行逻辑化简)。分别选中各个源文件，然后进行编译。5顶层模块的工作原理：（1）如何调整天时分秒当需要调整天时分秒当中的任何一个时，首先将输入端set端，pulse端，reset端全部置0，即使倒计时牌暂停工作；然后将set端置0，pulse端置1，reset端置0，将与所要调整的模块所对应的sel1,sel0端置成相应的数值，根据调整的时间给出相应的脉冲数。如：需要将秒计时器由当前的59秒调整为49秒，首先将输入端set端，pulse端，reset端全部置0；然后将set端置0，pulse端置1，reset端置0，sel1置0， sel0 置0，此时选中秒所对应模块，进行调整，sel1置0， sel0 置1，此时选中分所对应模块，进行调整，sel1置1， sel0 置0，此时选中时所对应模块，进行调整，sel1置1， sel0 置1，此时选中天所对应模块，进行调整。 （2）整点如何能响铃。当到整点时，分向小时计数器进位给出一个高电平，给响铃模块gatec一个有效信号，此时响铃模块输出ring脉冲信号，喇叭开始鸣叫，六秒以后，响铃模块输出脉冲停止，喇叭停止鸣叫。（3）如何使时钟运行和复位。 为使倒计时牌能运行起来，根据原理图，需要set端置1，reset端置0，clk端加上1000hz的脉冲；若要使倒计时牌复位，只需将reset端置1即可。 （4）如果能下载，如何下载？双击isp chain download,在idcd系统窗口，点击scan快捷键，点击browse，选中需要打开的jed格式文件，点击快捷键run即完成下载。 6、收获这是我们第一次做课程设计，觉得一切都很陌生。这门课程对我们来说，也有一定的难度。在我看来数字电子技术是一门很有挑战性的课程，每一个部分都是互相联系的，讨论某一部分原理时又要涉及到其它部分的工作原理。所以，在循序渐进的课堂教学过程中，我总是处于“学会了一些新知识，弄清了一些原来保留的问题，又出现了一些新问题”的循环中，直到课程结束时，才把保留的问题基本搞清楚。而对于知识的融会贯通就更谈不上了。这次课设的主要的困难来自对abel语言源文件的理解以及对isp软件的使用。虽然在试验课上对这部分内容有了一些了解，但当时有老师带着做和老师编好的abel语言源文件，觉得不是很难，但自己下来做时，就有很多疑问。这次课设最大的收获，就是学会使用ispld的基本工作原理，接触到了软件lattice semiconductor.通过对软件的学习和