电路课程设计-数字电子钟的设计.doc

燕山大学课 程 设 计 说 明 书题目 数字电子钟设计 学院（系） 理学院 年级专业：08级电子信息科学与技术2班学 号： 学生姓名： 指导教师： 教师职称： 燕山大学课程设计（论文）任务书院（系）： 理学院 基层教学单位： 08电子信息科学与技术 学 号080108040043学生姓名鲍亚杰专业（班级）08级电子信息科学与技术2班设计题目数字电子钟设计设计技术参数设计参数：数字电子钟能完成各种电子钟的功能。设计要求用中、小规模集成电路设计一台能显示时、分、秒的数字电子钟。（1）时钟功能：采用led显示累计时间。（2）校时功能：能快速校准“时”、“分”、“秒”的功能。（3）整时报时功能:整点前鸣叫5次低音，整点时再鸣叫1次高音，共鸣叫6次，两次鸣叫间隔0.5秒。（4）计时准确：每天计时误差不超过10秒。工作量十二个工作日左右每个工作日三到五小时工作计划2011/05/16-2011/05/17 实验选题2011/05/18-2011/05/20 实验操作2011/05/21-2011/05/27 实验论文参考资料1岳怡 数字电路与数字电子技术 西北工业大学出版社2高吉祥 电子技术与课程设计 电子科技出版社3康华光 电子技术基础数字部分 高等教育出版社指导教师签字基层教学单位主任签字说明：此表一式四份，学生、指导教师、基层教学单位、系部各一份。年 月 日 燕山大学课程设计评审意见表指导教师评语：成绩： 指导教师： 年 月 日答辩小组评语：成绩： 组长： 年 月 日课程设计总成绩：答辩小组成员签字：年 月 日 燕 山 大 学 课 程 设 计 说 明 书数字电子钟设计摘 要：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，节省了电能，广泛用于个人家庭、车站、码头、办公室等公共场所,是人们日常生活中不可少的必需品。因此，研究数字钟及扩大其应用，有着非常的意义。关键词：数字电子钟、计数器、校时电路 、报时电路the design digital electric clockabstract ：digital electric clock is used for digital circuit, minute and second. compared with mechanical clock , it is more accurate and intuitive and has longer life , uses less electricity .it has no mechanical device in addition . digital electric clock is widely used in personal family, the station, the wharf, the office and other public places , it has become essential for daily life necessities. as a result , the research of digital electric clock and the expansion of its application, has very important significance .key word: digital electric clock, counter, reset circuit, chime circuit 一、实验目的：1. 了解数字电子钟的组成及工作原理.2了解各种在制作中用到的中小规模集成电路的作用及实用方法。3进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。4熟悉数字钟的设计与制作.二、实验任务：1用中、小规模集成电路设计一台能显示时、分、秒的数字电子钟。2设计60进制、24进制计数器。3设计一个精确的秒脉冲信号产生电路。4设计制作方便的校时电路。5设计整点报时电路。三、实验原理数字钟是一个将“ 时”，“分”，“秒”显示于人的视觉器官的计时装置。它的计时周期为24小时，显示满刻度为23时59分59秒，另外应有校时功能和一些显示星期、报时、停电查看时间等附加功能。因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、译码器、校时电路、整点报时电路等组成。干电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”、“星期”计数器的输出状态送到七段显示译码器译码，通过六位led显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。校时电路时用来对“时”、“分”、“秒”、“星期”显示数字进行校对调整的。其数字电子钟系统框图如图1所示。时显示器分显示器秒显示器时译码器分译码器秒译码器时计数器分计数器秒计数器时钟校准秒脉冲分频器震荡器整点报时图1 数字电子钟系统框图四、单元电路设计：1 高精度秒脉冲信号发生器秒脉冲信号发生器是数字电子中的核心部分，它的精度和稳定度决定了数字中的质量，通常用晶体振荡器产生的脉冲，经过整形、分频获得1hz的脉冲。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。常用的典型电路如图2所示。图2 秒信号产生电路 cd4060是14位二进制计数器。它内部有14级二分频器，有两个反向器。cin(11脚)为时钟输入端。图中r为反馈电阻（10-100m），目的是为cmos反向其提供偏执，时期工作在放大状态，提高振荡频率的稳定性。c1为温度特性校正电容，可以对温度进行补偿，以提高频率准确度和稳定度，一般取20-50pf；c2是频率微调电容，取5-30pf。石英晶体采用32 768hz晶振，若要得到1hz的脉冲，则要经过15级二分频器完成。由于cd4060只能实现14级分频，故必须外加一级分频器，可采用cd4060双d触发器完成。2秒、分、时计数器电路设计时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器、时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，时个位和时十位计数器为24进制计数器。实现这两种模数的计数器采用中规模集成技术器74ls160，分两级构成。下面讨论60进制计数器和24进制计数器的工作原理。（1）60进制计数器：将两片74ls160接成60进制计数器，如图所示，分（秒）个位片为10进制，十位片为6进制，如图所示。将一片74ls160设置成10进制加法计数器，另一篇设置成6进制加法计数器。两片74ls160按反馈清零法串联而成。秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲cpi。图3所示电路，既可作为秒计数器，也可作为分计数器。图3 60进制计数器（2）24进制计数器： 先将两片ct74ls160接成30进制计数器，如图所示，分（秒）个位片为10进制，十位片为3进制。再用24（既00011000）反馈置0，则符合24进制计数。图4 24进制计数器3译码显示电路译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。用于驱动led七段数码管的译码器常用的有74ls4874ls48是bcd-7段译码器/驱动器，输出高电平有效，转用于驱动led七段共阴极显示数码管。由74ls48和led七段共阴极显示数码管组成的一位数码显示电路如图所示。若将“秒”、“分”、“时”计数器的每位输出分别送到相应七段译码器的输入端，便可进行不同数字的显示。在译码器输出与数码管之间串联的为限流电阻。图5 秒译码显示电路4校时电路： 校时电路是数字电子钟不可缺少的部分，当重新接通电源或走时出现误差时都需要对时间进行校正.通常,校正时间的方法是:首先截断正常的计数通路,然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端,校正好后,再转入正常计时状态即可.根据要求,数字钟应具有分校正和时校正功能,因此,应截断分个位和时个位的直接计数通路,并采用正常计时信号与校正信号可以随时切换的电路接入其中，如图6所示。图6 校时电路该电路针对秒计时脉冲、分计时脉冲和时计时脉冲进行控制，达到校时的目的。控制后对应的妙脉冲为cp，分计时脉冲为cp1 ，时计时脉冲为cp2。其具体原理如下：校“秒”时，将按键开关j3a按下，此时门电路g7被封锁，1hz的秒信号进入不到“秒计数器”中，此时暂停计时。当数字钟显示值与标准时间秒数值相同时，立即松开j3a，数字钟秒显示与标准时间秒计时同步运行，完成秒校时。校“分”、“时”的原理比较简单。例如“分校时”使用u3a、u4a、u7a、u9a组合门电路来完成。当进行分校时时，按下开关j2a，由于门u4a、u9a输出高电平，封锁秒十进位脉冲，同时1hz脉冲信号直接通过g5、g4门电路被送到分计时的个位计数器中，使分计数器以秒的节奏快速计数。当分计数器的显示与标准时间数值相符时，松开j2a即可。当松开j2a时，门电路u7a封锁1hz秒脉冲，输出高电平，门电路u4a接受来自秒计数器的输出进位信号，使分计数器正常。同理，“时”校时电路与“分”校时电路完全相同。5整点报时电路一般时钟都应具备整点报时电路功能,即在时间出现整点前数秒内,数字钟会自动报时,以示提醒.其作用方式是发出连续的或有节奏的音频声波,较复杂的也可以是实时语音提示.根据要求,电路应在整点前10秒钟内开始整点报时,即当时间在59分50秒到59分59秒期间时,报时电路报时控制信号.报时电路选74hc30,选蜂鸣器为电声器件.其电路如图7所示。图7 整点报时电路五、总电路图： 将各单元电路连接即可得到数字电子时钟总电路图。数字电子时钟总电路图如图8所示。图8 数字电子时钟总电路图 六、安装调试：在multisim中，执行placehierachical block命令，找到已存储的层次块，点打开即可出现在电路模扳中，再在元件库中找出信号发生器和数码显示器。本例中采用现成的信号发生器，可以将信号频率设置为较高频率，以便快速调节。数码显示器直接采用16位数码显示管，因本例中不会出现大于9的数码，即使初始可能出现，可以通过校时电路快速调节为所需数字。 为使各电路接线后能顺利工作，对各层次块可以先分别测试其功能。将信号发生器分别接入60进制和24进制计数器层次块，其输出接数码管或示波器看其是否能完成其功能。对其校准电路，只有当整机电路接好后，按校准电路所说工作方式，看是否能起到时、分、秒的校准。本例中各模块皆能完成其功能，接好整机电路后，能完成所需功能，故本例数字电子钟满足设计任务。七、心得体会：通过这次对数字钟的设计，让我受益非浅。首先深入的了解了设计电路的程序。当我们接手一个课题或项目的时候，不是马上就动手搞。而是应该先进行可行性论证。首先提出几套方案，然后对各个方案进行对比。即要在性能上面比较，又要在是否经济合算上面对比。假如我们设计了一个性能很好的产品。但是其中的某个元器件却很难买到，或者价格很高。那么，我们就应该要考虑是否采用这个设计的方案。最后找出最适合的设计方案。(数字钟论文)同时加深了对芯片的了解及其应用。将书本上面学到的知识和实际应用相结合，我们回发现比如说一个加法计数器的基本功能是实现两个二进制数的加法运算，但同时，我们也可以将它作为一个分频器来使用。对于芯片的使用，我们应该在了解它的各项功能的前提条件下，灵活巧