第5章 锁存器与触发器各详解

1、5.2基本RS锁存器,5.4主从触发器,5.5维持阻塞触发器,5.6触发器逻辑功能及其描述,5.1概述,5.7应用举例,5.3门控RS锁存器,第五章 锁存器和触发器,2,相关知识回顾：,组合电路：,不含记忆元件,、无反馈,、输出与原来状态无关。,本章重点：,通过学习锁存器、触发器，建立时序的概念; 各类触发器的逻辑功能和触发方式。,是记忆元件,、有反馈,、输出与原来状态有关。,锁存器和触发器分类。 锁存器和触发器外部逻辑功能、触发方式。,3,2、特点：,锁存器和触发器是具有记忆功能的基本逻辑单元，能够存储一位二进制信息。,有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1。,在适当输入信号作

2、用下，可从一种状态翻转到另一种状态； 在输入信号取消后，能将获得的新状态保存下来。,1、锁存器和触发器,5.1 概述,锁存器和触发器是构成时序逻辑电路的基本单元。,4,5.2 基本RS锁存器,2、电路结构：由两个“或非”门构成的R-S锁存器电路图,1、逻辑符号,由门电路组成的，它与组合逻辑电路的根本区别在于，电路中有反馈线，即门电路的输入、输出端交叉耦合。,R、S为触发脉冲输入端， R为复位（Reset）端，S为置位（Set）端,5,3、工作原理,（1）S=0，R=1时 输出状态为0，R高电平有效， 使锁存器置0（复位）。 R 为复位端， Reset 。,1,0,当Q=1时,称为锁存器的1状态

3、， 当Q=0时,称为锁存器的0状态。,（2）S=1，R=0时， 输出状态为1，S高电平有效,使锁存器置1（置位） 。 S 为置位端Set 。,0,1,0,1,1,0,两个稳定状态：,锁存器的存储记忆功能,7,0,0,R、S同时变 为0时，输出不稳定。,（4）R=S=1,RS =0 (约束条件),8,功能表,RS =0 (约束条件),Qn为锁存器的原状态（现态） Qn+1为锁存器的新状态（次态）,9,4、波形图,反映触发器输入信号取值和状态之间对应关系的图形称为波形图,Q,置1,置0,置1,保持,不允许,置1,不允许,不确定,10,5、与非门组成的基本RS锁存器,11,这种触发器的触发信号是低电

4、平有效，因此在逻辑符号的输入端处有小圆圈。,12,基本锁存器的特点总结,由于反馈线的存在，无论是复位还是置位，有效信号只需要作用很短的一段时间，即“一触即发”,有两个互补的输出端，有两个稳定的状态,有复位（Q=0）、置位（Q=1）、保持原状态三种功能, R为复位输入端，S为置位输入端，可以是低电平有效，也可以是高电平有效，取决于锁存器的结构,13,5.3 门控锁存器,1、门控 RS锁存器,门控RS锁存器是在基本锁存器的基础上增加两个与门G3和G4，由锁存使能信号E控制。,E = 0 时， G3和G4 被封锁，Q3和Q4都为 0 ，S、R端的电平不影响输出，基本锁存器保持； E = 1 时， G

5、3和G4开放，输出由S、R决定，完成基本锁存器的功能。,电路结构和工作原理,RS =0 (约束条件),E = 1 时,E,15,不变,不变,不变,不变,不变,不变,置1,置0,置1,置0,不变,功能波形图,E,16,2、门控D锁存器,逻辑门控,保证SR不同时为1,17,传输门控D锁存器，常用型号八D锁存器74373。,18,3、门控锁存器存在的问题空翻,由于在E=1期间，都能接收R、S信号，此时如R、S发生多次变化，锁存器的状态也可能发生多次翻转，这种现象叫做空翻。,E,19,5.4 主从触发器,1、主从RS触发器,主锁存器,从锁存器,1,1,1,1,20,主从触发器的逻辑结构为主从结构，分别

6、由两个互补的时钟控制。,21,CP=1时，主锁存器工作，S、R影响主锁存器的输出Q（信息写入主锁存器），但从锁存器禁止，状态不变；,CP时，从锁存器工作，在此刻之前主锁存器的输出Q如发生了变化，从锁存器CP有效时，其输出将产生相应的变化；,工作原理,（主锁存器工作，从锁存器保持）,（从锁存器向主锁存器看齐）,22, CP=0时，主锁存器禁止，S、R不影响Q,从锁存器输入信号不变，其输出稳定后不再变化。,触发器的总输出Q只在CP由 1 变 0 时刻可能发生翻转，称之为下降沿触发。, CP一旦变为0后，主锁存器被封锁，其状态不再受R、S影响，因此不会有空翻现象。,特点,23,在RS锁存器中，必须限

7、制输入R和S同时为的出现，这给使用带来不便。为了从根本上消除这种情况，可将RS锁存器接成JK锁存器。,从锁存器,主锁存器,反馈线,2、主从触发器,25,主锁存器,从锁存器,CP,工作原理,F主打开,F主状态由J、K决定，接收信号并暂存。,F从封锁,F从状态保持不变。,CP,CP,状态保持不变。,从触发器的状态取决于主触发器，并保持主、从状态一致，因此称之为主从触发器。,F从打开,F主封锁,CP,CP,CP高电平时触发器接收信号并暂存（即F主状态由J、K决定，F从状态保持不变）。,要求CP高电平期间J、K的状态保持不变。,CP下降沿( )触发器触发翻转（ F从状态与F主状态一致）。,CP低电平时

8、,F主封锁J、K不起作用,&,&,CP,逻辑功能分析,(1)J=1,K=1,设触发器原态为“0”态,主从状态一致,0,0,1,CP,为“？”状态,翻转为“0”状态,CP,主从状态一致,0,0,1,CP,(2)J=0,K=1,设触发器原态为“1”态,设触发器原态为“0”态,CP,(3) J=1,K=0,CP,(4) J=0,K=0,34,真值表,CP,35,例：已知主从JK触发器J、K 的波形如图所示，画出输出Q的波形图（设初始状态为0）,J-K触发器的工作波形,36,在画主从触发器的波形图时，应注意以下两点： （1）触发器的触发翻转发生在时钟脉冲的触发沿（这里是下降沿） （2）判断触发器次态的

9、依据是时钟脉冲下降沿前一瞬间输入端的状态,37,主从触发器的一次翻转现象,0,1,1,1,0,1,0,1,0,0,1,0,1,1,0,主从触发器： CP=1, 若J、K多 次变化，触发器 的状态与真值表 不对应。对激励 信号要求严格。,触发器的状态与真值表不对应,38,5.5 边沿触发器,1、维持-阻塞D触发器,边沿触发器：上升沿触发或下降沿触发，激励端的信号在触发时间的前后几个延迟时间内保持不变，便可以稳定地根据激励输入翻转。,39,由与非门构成的基本RS锁存器（低有效）,Q,D,1,1,1,D,D,D,状态不变,触发器被封锁,40,(1) CP=0时，Qn+1= Qn ，保持；,(2) C

10、P到时，则 Qn+1= D ，触发翻转；,(3) CP=1时，无论D是否变化，Qn+1=Qn ，保持,工作原理,CP上升沿前接收信号，上升沿时触发器翻转，上升沿后输入 D不再起作用，触发器状态保持。,41,例：D 触发器工作波形图,42,2、利用传输延迟的触发器,两个与或非门构成的SR锁存器作为触发器的输出，与非门构成触发器的输入电路，用来接收输入J、K的值。在集成电路工艺上保证G3、G4 的传输延迟时间大于SR锁存器的翻转时间。,43,按照逻辑功能的不同特点，通常将时钟控制的触发器分为RS触发器、D触发器、JK触发器、T触发器等几种类型。,5.6 触发器逻辑功能及其描述,逻辑功能描述即描述触

11、发器的次态与原态、输入信号之间的逻辑关系，描述方法有特性表（真值表）、特性方程、状态转移图、波形图等。,关于电路结构和逻辑功能 关于触发方式及其表示方法,44,2、特征方程 Q n+1D 3、状态转换图,描述触发器的状态转换关系及转换条件的图形称为状态图,一、 D触发器 1. D触发器状态真值表,二、 JK触发器 1. JK触发器真值表,46,2.特征方程 JK触发器的特征方程为,3、状态转换图,47,三、T 触发器 如果把JK触发器的两个输入端J和K连在一起，并把这个连在一起的输入端用T表示，这样就构成了T触发器。 1. 真值表,48,2.特征方程 T触发器的特征方程为 3、状态转换图,当T

12、触发器的输入控制端为T=1时，称为T触发器。 T触发器的特性方程为：,49,四、 RS触发器,1. 状态真值表,50,RS 触发器功能表,51,2.特征方程 RS触发器的特征方程为,式中，SR=0为约束项。,3、状态转换图,52,触发器功能的转换,1.用JK触发器转换成其他功能的触发器 （1）JKD 分别写出JK触发器和D触发器的特性方程,比较得：,画出逻辑图：,53,（2）JKT（T）,写出T触发器的特性方程：,与JK触发器的特性方程比较， 得：J=T，K=T。,令T=1，即可得T触发器。,54,2用D触发器转换成其他功能的触发器,（1）DJK 写出D触发器和JK触发器的特性方程：,比较两式，得：,画出逻辑图。,55,（2）DT 图（b） （3）DT图（c）,56,典型集成电路介绍,双上升沿D触发器,57,双下降沿J-K触发器,58,例1：时钟CP及输入信号D 的波形如图所示,试画 出各触发器输出端Q的波形,设各输出端Q的 初始状态=0。,5.7 应用举例,Q1,Q2,例2：时钟CP波形如图所示,试画出各触发器输出端Q的波形,设Q的初始状态=0.,61,62,例3：时钟CP波形如图所示,试画出各触发器Q端的波形,设各输出端Q的初始状态Qn=0 。,64,总结,1. 在应用触发器时，要特别注意触发方式，否 则很容易造成整个数字系统工作不正常。,2. 边沿触发抗干扰能力强，且不存