EMC电磁兼容设计讲座.ppt

1、电磁兼容设计讲座,可靠性部谢玉明,电磁兼容讲座系列,定义,电磁兼容（EMC)： Electromagnetic Compatibility 电磁干扰（EMI)： Electromagnetic Interference 电磁敏感性（EMS： Electromagnetic Susceptibility,为什么要考虑EMC？,国内外技术壁垒、强制要求 产品的可靠性,EMI试验:(参照CISPR22/GB9254),传导发射试验 辐射发射试验,EMS试验 (GB/T17626.系列),静电放电抗扰性试验（.2） 射频电磁场辐射抗扰性试验（.3） 电快速瞬变脉冲群抗扰性试验（.4） 雷击浪涌抗扰性试

2、验（.5） 射频场传导抗扰性试验（.6） 工频磁场抗扰性试验（.8） 电压瞬时跌落,短时中断和电压渐 变的抗扰性试验（.11）,何时解决EMC,EMC 三要素,干扰源 敏感设备 传播途径,EMC设计,接地（Grounding) 屏蔽(Shielding) 滤波(Filtering) 内部设计（PCB板,EMC设计三阶段,问题解决阶段 规范设计阶段 分析预测阶段,接地(Grounding),接地的目的一是防电击，一是去除干扰。可将接地分为两大类： 安全接地(Safety Grounding) 信号接地,安全接地(Safety Grounding),安全接地是指接大地(Earthing)，也就是将

3、电气设备的外壳以低阻抗导体连接大当人员意外触及时不易遭受电击。,信号接地,信号接地除提供参考点之外，同时还可以大量消除杂讯的干扰。由于杂讯本身的特性，考虑接地时有不同的处理方法： 单点接地 多点接地 复合式接地,单点接地,系统或装备上仅有一点接地，分为： 串联单点接地； 并联单点接地；,串联单点接地,若系统各线路或装备所产生或需要的能量变化太大，则不适用串联单点接地，因为高能量的线路或装备所产生大量的地电位会严重地影响低能量线路或装备的正常运作。,并联单点接地,并联单点接地最大的缺点是耗时费料，由于接地线太多太长，以至增加各地阻抗，尤其在高频范围中更加严重。,多点接地,在频率低于10MHz时，

4、较适于单点接地。若在高频(10MHz)情况下，由于接地线的长度以及接地电路的影响，故单点接地无法达到去除干扰的效果，此时就得使用多点接地。此时接地线的长度亦应尽量缩短。下图各接地点可视为机壳或接地板：,复合式接地,复合式单点接地将线路或装备加以归类，而同时使用串联与并联法，可同时兼顾降低杂讯以及减化施工与节省用料。,机架系统的接地树（例,注意,由于频率的关系，无论何种接地方法均应尽量缩短接地线，否则其非但增加阻抗，同时更会产生辐射杂讯，因其作用有如天线，接地线的长度L/20。 不论何种接地法，最大的困扰均起自于地电流的产生，因此去除地环路就成了设计者的考验。,接地环路,下图即为接地环路的形成：

5、,打破接地环路的方法,常用的电缆,双绞线 同轴电缆 带状电缆,注意之一,接地线愈短愈好； 电缆屏蔽层终接时应环接； 电子线路中及低频使用时应规划不同的接地系统以配合不同之回路（Return）,如信号、屏蔽、电源、机壳或组架。唯这些回路最后可接在一起，然后以单点接地； 接地面应具有高传导性（Conductivity）； 线路中之元件若经常产生大量的急变电流，则该线路应备有单独的接地系统，或至少应备有单独之回路，以免影响其它线路。 低能量信号之接地应与其它接地隔离； 切忌双股电缆分开安装；,注意之二,低频宜采用单点接地系统，高频应采用多点接地系统； 良好的接地系统； 减少由共同导体所引入的杂讯电压

6、，尽量避免产生接地环路； 已接地的放大器接于未接地之电源，其输入导线之屏蔽应接于放大器之接地点。若未接地之放大器接于接地之电源，则输入导线之屏蔽应于电源端接地。高增益放大器之屏蔽应接于放大器之接地点； 若信号线路两端接地，则所产生的接地环路易受磁场及地电位差的干扰； 去除接地环路的方法有使用隔离变压器、光电耦合器、差动放大器、扼流圈。,搭接的功能,搭接是在两金属之间建立一低阻抗通路，其目的在为电流提供一均称的结构体以避免干扰。 处理良好的搭接能彻底发挥屏蔽与滤波的功能，减少接地系统中的射频电位差，以及电流环路，并可防止静电产生，减少雷击与电磁脉冲的危险，同时能防止人员误遭电击。 然而未经仔细处

7、理的搭接会增加干扰的程度，此诚不良之设计较不设计为害更甚。,搭接的形态,直接搭接：即搭接体间之直接连接； 间接搭接：即搭接体间以金属导线相连，其适合于经常移动的装备，以及将安装防震垫Shock Mounts的装备，间接搭接时应特别注意共振效应（Resonant Effect）,否则引入杂讯。 搭接的方法有熔接(Welding)、硬焊Brazing、软焊（Sweating）、砧接Swaging、铆接(Riveting)以及螺丝连接。,搭接之处理,搭接时，金属面应予以清洁，不得有油漆或其它杂物，搭接完成后，可涂以油漆或施以其它之防蚀保护。此外，搭接时应考虑不同金属之电化效应，并应尽量减少接触盐水、

8、汽油等，以防电能作用。 若电能特性相去甚远的两金属欲搭接在一起，应以介于其间的金属为垫圈置于该两金属间，,金属电化次序,阳极端（最易受腐蚀） 第一类 镁(Mg）； 第二类 铝(AL）或铝合金；锌(Zn);镉(Cd); 第三类 碳钢；铁(Fe)；铅(Pb）；锡(Sn）； 第四类 镍(Ni）;铬(Cr）;不锈钢; 第五类 铜(Cu);银(Ag);金(Au);白金(Pt);钛(Ti)。 阴极端(不易受腐蚀）,铆接及螺纹搭接,铆接有均匀、省时的优点，但其使用弹性不如以螺钉搭接，且防蚀能力不如熔接、软硬焊。铆接时铆孔应与铆钉紧密接合，铆孔边不得有油漆。 螺纹搭接时应注意垫圈材料的选择及安放位置，通常均戴

9、垫圈(Load Distribution Washer)直接置于螺栓头（Bolt Head）或壳帽之下，而锁紧垫圈（Lock Washer）则应置于螺帽与均戴垫圈之间。此外，千万别将带齿锁紧垫圈置于两搭接金属之间。,注意,要有效地达到搭接的功能，应使搭接的金属紧密地连接，连接面应均匀、干净，其间不得有非传导性之物质。固定时应防止变形、震动、摇摆。应尽量将类似金属相搭接，不得已时可使用垫圈。应尽量使用直接搭接，若情况不许可时得使用搭接线，惟使用搭接线时应考虑： 线之长度愈短愈好，电感电容比愈小愈好； 线之电化次序应低于搭接物； 长宽比应小于5； 应直接与搭接物相接； 不得使用自攻螺纹（Self-

10、Tapping Screw）。,屏蔽,屏蔽能有效地抑制通过空间传播的电磁干扰。采用屏蔽的目的有两个：一是限制内部的辐射电磁能越过某一区域；二是防止外来的辐射进入某一区域。 屏蔽按其机理可分为电场屏蔽、磁场屏蔽和电磁场屏蔽。,电场屏蔽的机理,电场屏蔽的设计要点,为了获得良好的电场屏蔽效果，注意以下几点是必要的： 屏蔽板以靠近受保护物为好，而且屏蔽板的接地必须良好。此举目的是增大C4的值； 屏蔽板的形状对屏蔽效能的高低有明显影响。例如，全封闭的金属盒可以有最好的电场屏蔽效果，而开孔或带缝隙的屏蔽盒，其屏蔽效能都会受到不同程度的影响。此举主要是影响剩余电容C1的值； 屏蔽板的材料以良导体为好，但对厚

11、度并无要求，只要有足够强度就可以了。,磁场屏蔽的机理,磁场屏蔽通常是对直流或甚低频磁场的屏蔽，其效果比对电场屏蔽和电磁场屏蔽要差得多，因此磁场屏蔽是个棘手的问题。 磁场屏蔽主要是依赖高导磁材料所具有的低磁阻，对磁通起着分路的作用，使得屏蔽体内部的磁场大大减弱。,磁场屏蔽的设计要点,提高磁场屏蔽效能的主要措施有： 选用高导磁率的材料，如坡莫合金； 增加屏蔽体的壁厚； 以上两条均是为了减少屏蔽体的磁阻； 被屏蔽的物体不要安排在紧靠屏蔽体的位置上，以尽量减少通过被屏蔽物体体内的磁通； 注意磁屏蔽体的结构设计，凡接缝、通风孔等均可能增加磁屏蔽体的磁阻，从而降低屏蔽效果。为此，可以让缝隙或长条形通风孔循

12、着磁场方向分布，这有利于屏蔽体在磁场方向的磁阻减小；,磁场屏蔽的设计要点（续,对于强磁场的屏蔽可采用双层磁屏蔽体的结构。对要屏蔽外部强磁场的，则屏蔽体外层要选用不易磁饱和的材料，如硅钢等；而内部可选用容易达到饱和的高导磁材料，如坡莫合金等。反之，如果要屏蔽内部强磁场时，则材料排列次序要倒过来。在安装内外两层屏蔽体时，要注意彼此间的磁绝缘。当没有接地要求时，可用绝缘材料做支撑件。若需要接地时，可选用非铁磁材料（如铜、铝）做支撑件。但从屏蔽体能兼有防止电场感应的目的出发，一般还是要接地的。,电磁场屏蔽的机理,电磁屏蔽体对电磁的衰减主要是基于电磁波的反射和电磁波的吸收两种方式。,电磁场屏蔽的机理（续

13、,与前面已讲述的电场屏蔽及磁场屏蔽的机理不同，电磁屏蔽对于电磁波的衰减有三种不同的机理： 当电磁波在到达屏蔽体表面时，由于空气与金属的交界面上阻抗的不连续，对入射波产生的反射。这种反射不要求屏蔽材料必须有一定厚度，只要求交界面上的不连续； 未被表面反射掉而进入屏蔽体的能量，在体内向前传播的过程中，被屏蔽材料所衰减。这种物理过程被称为吸收； 在屏蔽体内尚未衰减掉的剩余能量，传到材料的另一表面时，在遇到金属与空气不连续的交界面时，会形成再次反射，并重新返回屏蔽体内。这种反射在两个金属的交界面上可能有多次的反射。,屏蔽效能的计算,屏蔽效能SARB （dB） 上式中A为吸收损耗，R为反射损耗，B为正或

14、负的修正项；当A大于15dB时，B可忽略不计，B是由屏蔽体内反射波所引起的。 上式中的各项可以视为相对于铜材料的导电系数和导磁率，频率f（Hz）以及所存在的各种物理参数的函数。,机柜（或屏蔽盒）之屏蔽,结构材料,适用于底板和机壳的材料大多数是良导体，如铜、铝等，可以屏蔽电场，主要的屏蔽机理是反射而不是吸收。 对磁场的屏蔽需用铁磁材料，如高导磁率合金和铁。主要的屏蔽机理是吸收而不是反射。 在强电磁场环境中，要求材料能屏蔽电场和磁场两种成分，因此需要结构上完好的铁磁材料。屏蔽效率直接受材料厚度以及搭接和接地方法好坏的影响。 对于塑料壳体，是在其内壁喷涂屏蔽层，或在汽塑时掺入金属纤维。,屏蔽之搭接,

15、清洁 氧化层 面接触 螺钉的距离 缝隙：导电衬垫 压力,按优先等级排列的各种衬垫,穿孔,通风 导线,插箱的屏蔽处理,面板：金属U形面板 面板之间加金属簧片 面板插针：定位ESD泄放 导轨上簧片：配合插针泄放ESD 金属之间的搭接：簧片/导电衬垫 搭接处导电氧化或电镀,滤 波,滤波器的特性,插入损耗是在装置滤波器前后负载端所接收能量之差异 频率特性是在装置滤波器时插入损耗与频率之对应值。 阻抗匹配 额定电压、电流 绝缘电阻 尺寸、重量 使用环境 可靠性,干扰的方式,共模干扰是指电源线对大地，或中线对大地之间的电位差。 差模干扰存在于电源相线与中线之间。,滤波器的种类,常用的电源滤波器,滤波器的安

16、装,首先，滤波器的外壳与设备的金属机壳要有可靠的接触。设备的金属机壳应该接大地。,其次，滤波器引线与安装位置也是很有讲究的问题。,信号滤波,电容 磁珠 共模电感 三端滤波器,印制电路板的电磁兼容性,印制电路板的布局,当高速、中速和低速数字电路混用时，在印制板上要给它们分配不同的布局区域。,对低电平模拟电路和数字逻辑电路要尽可能地分离。,背板的布局,在各PCB板内部模拟地与数字地要分开，背板上的模拟地和数字地也要分开,AD转换器的接地处理,由于AD转换器的模拟地和数字地已在转换器内汇接，因此PCB的模拟地和数字地的汇接点应在转换器下。,接地桥,对于特别敏感的线路或特别高频的线路，要采用接地桥与周

17、围线路隔离，同时又可保证参考电平一致。,不同电压电源的处理,3.3V信号的返回电流通过3.3电源平面； 5V信号的返回电流通过5V电源平面； 3.3V和5V之间的信号的返回电流通过1-2nF的电容；,多层印制板的设计,在进行多层印制板设计时，首先要考虑的是带宽。要强调的是：数字电路的电磁兼容设计中要考虑的是数字脉冲的上升沿和下降沿所决定的频带宽而不是数字脉冲的重复频率。矩形的周期数字脉冲的傅立叶展开有下面形式，,t0是数字脉冲宽度，tr是数字脉冲的上升时问，T是数字信号的重复周期。根据这个结果可以把方形数字信号的印制板设计带宽定为1tr，通常要考虑这个带宽的十倍频。 选择恰当的器件是设计成功的

18、重要因素，特别在选择逻辑器件时，尽量选上升时间比5ns长的器件，决不要选比电路要求时序快的逻辑器件。,多层印制板的层间安排原则,电源平面应靠近接地平面，并且安排在接地平面之下。这样可以利用两金属平板间的电容作电源的平滑电容，同时接地平面还对电源平面上分布的辐射电流起到屏蔽作用。 布线层应安排与整块金属平面相邻。这样的安排是为了产生通量对消作用。 把数字电路和模拟电路分开，有条件时将数字电路和模拟电路安排在不同层内。如果一定要安排在同层；可采用开沟、加接地线条、分隔等方法补救。模拟的和数字的地、电源都要分开，不能混用。数字信号有很宽的频谱，是产生干扰的主要来源。,在中间层的印制线条形成平面波导，

19、在表面形成微带线，两者传输特性不同。 时钟电路和高频电路是主要的干扰和辐射源，一定要单独安排、远离敏感电路。 不同层所含的杂散电流和高频辐射电流不同，布线时，不能同等看待。,多层PCB的典型布层安排,20-H原则,20H原则 所有的具有一定电压的印制板都会向空间辐射电磁能量，为减小这个效应，印制板的物理尺寸都应该比最靠近的接地板的物理尺寸小20H，其中H是两个印制板面的间距。按照一般典型印制板尺寸，20H一般为3mm左右。,印制板接地,首先，要建立分布参数的概念，高于一定频率时，任何金属导线都要看成是由电阻、电感构成的器件。所以，接地引线具有一定的阻抗并且构成电气回路，不管是单点接地还是多点接

20、地，都必须构成低阻抗回路进入真正的地或机架。25mm长的典型的印制线大约会表现15nH到20nH的电感，加上分布电容的存在，就会在接地板和设备机架之间构成谐振电路。,印制板接地（续,其次，接地电流流经接地线时，会产主传输线效应和天线效应。当线条长度为14波长时，可以表现出很高的阻抗，接地线实际上是开路的，接地线反而成为向外辐射的夭线。 最后，接地板上充满高频电流和干扰场形成的涡流，因此，在接地点之间构成许多回路，这些回路的直径（或接地点间距）应小于最高频率波长的1/20。,印制电路板的布线,专用零伏线和VCC的走线宽度应1mm。 要为模拟电路专门提供一根零伏线。 单面或双面板的电源线和地线应尽

21、可能靠近，最好的方法是电源线布在印制板的一面，而地线布在印制板的另一面，上下重合，这会使电源的阻抗为最低。另外，整块印制板上的电源和地线要呈“井”字分布，以便使布线的电流达到均衡。 印制线路设计中还要特别注意电流流过电路中的导线环路尺寸，因为这些回路就相当于正在工作中的小天线，随时随地向空间进行辐射。特别是要注意时钟部分的走线，因为这部分是整个电路中工作频率最高的。,印制电路板的布线(续,信号走线（特别是高频信号）要尽量短，因为它们是典型的发射天线； 晶振要尽量靠近IC，且布线要较粗； 晶振外壳接地； PCB板上的线宽不要突变，导线不要突然拐角。 为了减少平行走线时的串扰，必要时可增加印刷线条

22、间的距离；或在走线之间有意识地安插一根零伏线，作为线条之间的隔离； IC的电源管脚要加旁路电容（一般为104）到地。 如有可能，在PCB板的接口处加RC低通滤波器或EMI抑制元件（如磁珠、信号滤波器等），以消除连接线的干扰；但是要注意不要影响有用信号的传输； PCB板的信号接口要尽可能多地分配一些零伏线的连接脚，并均匀地将信号线分开。,旁路电容和退耦电容,加电容器来满足数字电路工作时要求的电源平稳和洁净度。 电路中的电容可分为退耦电容、旁路电容和容纳电容三类。 退耦电容用来滤除高频器件在电源板上引起的辐射电流，为器件提供一个局域化的直流，还能减低印制电路中的电流冲击的峰值。 旁路电容能消除高频

23、辐射噪声。噪声能限制电路的带宽，产生共模干扰。 平滑或容纳电容是用来解决开关器件工作时电源电压会产生突降的问题。,电容器的自谐振频率,应该选择谐振频率高的电容器。典型的陶瓷电容器的引线大约有6mm长，会引入15nH的电感，这种类型的电容器对应的自谐振频率列在下表中。 电容器的电容值（uF） 10.10.01 0.001 电容器的自谐振频率（MHz）2.551550 电源板和接地板之间构成的平板电容器也有自谐振频率，这一谐振频率如果与时钟频率如果与时钟频率谐振，就会使整个印制板成为一个电磁辐射器。这一谐振频率可以达到200MHz400MHz，采用20H原则还可以使这个谐振频率提高2-3倍。 采用

24、一个大容量的电容器与一个下容量的电容器并联的方法可以有效地改善自谐振频率特性，当大容量的电容器达到谐振点时，大电容的阻抗开始随频率增加而变大；小容量的电容器尚未达到谐振点，仍然随频率增加而变小并将对旁路电流起主导作用。,时钟电路之EMC设计,阻抗控制：计算各种由印制板线条构成的微带线和微带波导的波阻抗、相移常数、衰减常数等等。许多设计手册都可以查到一些典型结构的波阻抗和衰减常数。特殊结构的微带线和微带波导的参数需要用计算电磁学的方法求解。 传输延迟和阻抗匹配：由印制线条的相移常数计算时钟脉冲受到的延迟，当延迟达到一定数值时，就要进行阻抗匹配以免发生终端反射使时钟信号抖动或发生过冲。阻抗匹配方法

25、有串联电阻、并联电阻、戴维南网络、RC 网络、二极管阵等。 印制线条上接入较多容性负载的影响：接在印制线条上的容性负载对线条的波阻抗有较大的影响。特别是对总线结构的电路容性负载的影响往往是要考虑的关键因素。,时钟电路电磁兼容设计技巧,首先要进行恰当的布线，布线层应安排与整块金属平面相邻。这样的安排是为了产生通量对消作用。 其次，时钟电路和高频电路是主要的干扰和辐射源一定要单独安排、远离敏感电路。 选择恰当的器件是设计成功的重要因素，特别在选择逻辑器件时，尽量选上升时间比五纳秒长的器件，决不要选比电路要求时序快的逻辑器件。 时钟输出布线时不要采用向多个部件直接串行地连接称为菊花式连接；而应该经缓

26、存器分别向其它多个部件直接提供时钟信号。,层间跳线应当最小,时钟布线经连接器输出时，连接器上的插针要在时钟线插针周围布满接地插针,逻辑电路的使用,凡是能不用高速逻辑电路的地方就不要用高速逻辑电路。 注意在IC近端的电源和地之间加旁路去耦电容（一般为104）。 注意长线传输过程中的波形畸变。,线间的电磁耦合,对于磁场耦合来说，两电路间的耦合情况与干扰信号的频率、线路上流动的电流、线路间的距离、线路的离地高度、耦合路径的长度以及屏蔽层的接地方式有关。 对电容耦合来说，电路间的耦合情况同样也与干扰信号的频率、线间距离、屏蔽情况、线路上的电压高低等因素有关。,磁场耦合的抑制方法,减小干扰源和敏感电路的

27、环路面积。最好的办法是使用双绞线和屏蔽线，让信号线与接地线（或载流回路）扭绞在一起，以便使信号与接地线（或载流回路）之间的距离最近。 增大线间的距离，使得干扰源与受感应的线路之间的互感尽可能地小。 如有可能，使得干扰源的线路与受感应的线路呈直角（或接近直角）布线，这样可大大降低两线路间的耦合,电场耦合的抑制方法,增大线路间的距离是减小电容耦合的最好办法。 采用屏蔽层，屏蔽层要接地。 降低敏感线路的输入阻抗。这对CMOS电路比较有效，这是因为CMOS电路的输入阻抗很高，与静电容分压后，干扰信号加到CMOS电路输入端子上成分很高。如有可能，在CMOS电路的人口端对地并联一个电容或一个阻值较低的电阻，这可以降低线路的输入阻抗，从而降低因静电容而引入的干扰。 如有可能，敏感电路采用平衡线路作输入，平衡线路不接地。这样干扰源对平衡线路人口所施加的是共模干扰，利用平衡线路固有的共模抑制能力，克服干扰源对敏感线路的干扰。,布线方