存储器组织概要

1、存储器组织及译码,问题引入：通常存储芯片在位数或字长方面与实际存储器的要求有很大差距，所以当需要大容量的存储器时，需要对存储器在字和位两方面进行扩展。 一、存储器扩展 1、位扩展 位扩展:位扩展是指只进行位数扩展,而芯片的字数和存储器的字数是一致的。 所需芯片的数量：假设芯片容量为Mk*n位，要组成一个Mk*N位的存储器，则需要N/n片芯片。 连接方法：将各存储芯片的地址线，片选线和读/写控制线相应地并联起来，而将各芯片的数据线单独列出。 例:用8K*1的存储器芯片扩充为8k*8的存储器。,2.字扩展 字扩展:字扩展是指仅在字方向上进行扩展,而位数不变。 所需芯片的数量：假设Nk*n位，要组成

2、一个存储容量为MK*n位的存储器，则需要M/N片芯片。 连接方法：将各芯片的地址线、数据线、读/写控制线并联,由片选信号来区分各个芯片。 例:用16K*8芯片扩展成64K*8的存储器。 3.字和位同时扩展 所需芯片的数量：假设芯片存储容量为mK*n位，要组成一个存储容量为MK*N位的存储器,则所需芯片数为(M/N) *( N/n)。 连接方法：将位扩展和字扩展所用方法进行综合。,例：用2114（1K*4位）SRAM芯片组成一个容量为4K*8位的半导体存储器。地址总线A15A0，双向数据总线D7D0，读/写信号线R/W（为高电平表示“读”，为低电平表示“写”）。,64KB,4K,4K地址空间,片

3、选,芯片地址,A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0,不用,3、连接芯片,解：1、计算芯片数量 （4/1）*（8/4）=8,数据线的连接,地址线的连接,读写信号线的连接,片选信号线的连接,2、地址分配与片选逻辑,2114,2114,2114,2114,2114,2114,2114,2114,D3D0,D7D4,A9A0,R/W,二、半导体存储器与CPU的连接 连接原则： CPU 存储器 低位地址线 片内地址线 高位地址线 译码器 片选 MREQ 数据线 数据线 控制线： /MEMR /OE /MEMW /WE,问题引入：一个存储器系统通常由多片RAM、EP

4、ROM等芯片组成，每块芯片都有一定的存储容量，占有一定的存储空间，那么每块存储器芯片应如何分配地址空间呢？这就是地址译码所要解决的问题。通常包括两方面的内容： 对部分高位地址总线进行译码，产生片选信号以实现正确的存储器芯片片选控制。 低位地址总线的连接，用以实现芯片内部存储单元的正确选择。 三、存储器地址译码方式及译码电路 1、 全译码片选法 将低位地址总线直接连接至各芯片的地址线外，对余下的所有高位地址总线进行译码，并把译码输出作为各芯片的片选信号。,例：2764EPROM芯片，容量为8KB，假定CPUA0A19共20条地址线，可直接寻址的存储空间为1MB，若2764占有的地址空间为FE00

5、0HFFFFFH，问应与CPU如何连线？,2、局部译码片选法 从余下的高位地址线中选取一部分参加地址译码。,例：电路如下，CPU地址线A0A19请计算6264RAM芯片的存储器空间地址。,A19不参加译码地址空间出现重叠现象,3、线选法 在比较简单的微型计算机系统中，由于存储容量不大，存储器芯片数目不多，可以直接使用单根高位地址线作为片选控制信号。这种方法不需要专门的译码电路，缺点是地址不连续，地址空间浪费现象很严重。,例：已知某CPU系统有16条地址线（A0A15），电路如图所示，试回答如下问题（1）片选信号的获得采用了哪种方法？（2）分别指出EPROM27128和RAM62256的地址范围

6、。,例：已知某CPU系统有20条地址线（A0A19），试设计一容量为16K*8位的RAM,并安排地址空间的70000H71FFFH段及76000H77FFFH段，可提供的芯片为8K*8位的RAM芯片6264,试设计相应的片选译码电路（不允许地址空间重叠）。,例：已知某CPU系统有20条地址线（A0A19），试设计一容量为16K*8位的RAM,并安排在地址空间的34000H37FFFH段，可提供的芯片为8K*8位的RAM芯片2764,试设计相应的片选译码电路（不允许地址空间重叠）。,思考题：设计一个半导体存储器，其容量为6K*8位。其中固化区有4K字节，选用EPROM2716（2K*8位）；工作区有2K字节，选用SRAM芯片2114（1K*4位）。地址总线A15A0，双向数据总线D7D0。,解： 1、计算芯片数量 4KB固化区：（4K/2K）=2 工作区（2/1）*（8/4）=4,2、地址分配与片选逻辑,3、连接芯片,D7D4,D3D0,2716,2716,2114,2114,