CMOS逻辑电路及时序电路分析

CMOS逻辑电路CMOS管与MOS管CMOS是互补型MOS管，以PMOS管作为驱动管，以NMOS管作为负载管。它用互补对称的pMOS和nMOS对来实现一个逻辑电路中的“与〞、“或〞、“非〞等功能，其主要特点是低功耗、强抗干扰能力、集成密度高MOS管mos管是金属(metal)—氧化物(oxid)—半导体(semiconductor)场效应晶体管，或者称是金属—绝缘体(insulator)—半导体。MOS管的source和drain是可以对调的，他们都是在P型backgate中形成的N型区。在多数情况下，这个两个区是一样的，即使两端对调也不会影响器件的性能。这样的器件被认为是对称的。MOS管MOS集成电路制造工艺比较简单、成品率较高、功耗低、组成的逻辑电路比较简单，集成度高、抗干扰能力强，特别适合于大规模集成电路。MOS集成电路包括:NMOS管组成的NMOS电路、PMOS管组成的PMOS电路及由NMOS和PMOS两种管子组成的互补MOS电路，即CMOS电路。PMOS门电路与NMOS电路的原理完全相同，只是电源极性相反而已。MOS管工作原理MOS管主要参数1.开启电压VT开启电压〔又称阈值电压〕：使得源极S和漏极D之间开始形成导电沟道所需的栅极电压；•标准的N沟道MOS管，VT约为3～6V；•通过工艺上的改进，可以使MOS管的VT值降到2～3V。MOS管主要参数2.直流输入电阻RGS

•即在栅源极之间加的电压与栅极电流之比

•这一特性有时以流过栅极的栅流表示

•MOS管的RGS可以很容易地超过1010ΩMOS管主要参数3.漏源击穿电压BVDS在VGS=0〔增强型〕的条件下，在增加漏源电压过程中使ID开始剧增时的VDS称为漏源击穿电压BVDSID剧增的原因有以下两个方面：〔1〕漏极附近耗尽层的雪崩击穿〔2〕漏源极间的穿通击穿有些MOS管中，其沟道长度较短，不断增加VDS会使漏区的耗尽层一直扩展到源区，使沟道长度为零，即产生漏源间的穿通，穿通后源区中的多数载流子，将直接受耗尽层电场的吸引，到达漏区，产生大的ID。MOS管主要参数4.栅源击穿电压BVGS在增加栅源电压过程中，使栅极电流IG由零开始剧增时的VGS，称为栅源击穿电压BVGS。MOS管主要参数5.低频跨导gm在VDS为某一固定数值的条件下，漏极电流的微变量和引起这个变化的栅源电压微变量之比称为跨导gm反映了栅源电压对漏极电流的控制能力,是表征MOS管放大能力的一个重要参数,一般在十分之几至几mA/V的范围内。MOS管主要参数6.导通电阻RON导通电阻RON说明了VDS对ID的影响，是漏极特性某一点切线的斜率的倒数在饱和区，ID几乎不随VDS改变，RON的数值很大，一般在几十千欧到几百千欧之间由于在数字电路中，MOS管导通时经常工作在VDS=0的状态下，所以这时的导通电阻RON可用原点的RON来近似对一般的MOS管而言，RON的数值在几百欧以内。MOS管主要参数7.极间电容三个电极之间都存在着极间电容：栅源电容CGS、栅漏电容CGD和漏源电容CDSCGS和CGD约为1～3pFCDS约在0.1～1pF之间。MOS管主要参数MOS管CMOS逻辑电路CMOS逻辑电路CMOS逻辑门电路是在TTL电路问世之后，所开发出的第二种广泛应用的数字集成器件，从开展趋势来看，由于制造工艺的改进，CMOS电路的性能有可能超越TTL而成为占主导地位的逻辑器件。CMOS电路的工作速度可与TTL相比较，而它的功耗和抗干扰能力那么远优于TTL。此外，几乎所有的超大规模存储器件，以及PLD器件都采用CMOS艺制造，且费用较低。早期生产的CMOS门电路为4000系列，随后开展为4000B系列。当前与TTL兼容的CMO器件如74HCT系列等可与TTL器件交换使用。在CMOS工艺制成的逻辑器件或单片机中，N型管与P型管往往是成对出现的。同时出现的这两个CMOS管，任何时候，只要一只导通，另一只那么不导通〔即“截止〞或“关断〞〕，所以称为“互补型CMOS管〞。

CMOS逻辑电路制造集成电路的方法有多种，但对于数字逻辑电路而言CMOS是主要的方法。桌面个人计算机、工作站、视频游戏以及其它成千上万的其它产品都依赖于CMOS集成电路来完成所需的功能。CMOS的特点逻辑函数很容易用CMOS电路来实现。CMOS允许极高的逻辑集成密度。其含义就是逻辑电路可以做得非常小，可以制造在极小的面积上。用于制造硅片CMOS芯片的工艺已经是众所周知，并且CMOS芯片的制造和销售价格十分合理。这些特征及其它特征都为CMOS成为制造IC的主要工艺提供了根底。CMOS逻辑电平高速CMOS电路的电源电压VDD通常为+5V；Vss接地，是0V。高电平视为逻辑“1〞，电平值的范围为：VDD的65%～VDD〔或者VDD-1.5V～VDD〕低电平视作逻辑“0〞，要求不超过VDD的35%或0～1.5V。+1.5V～+3.5V应看作不确定电平。在硬件设计中要防止出现不确定电平。CMOS逻辑门电路的系列根本的CMOS——4000系列这是早期的CMOS集成逻辑门产品，工作电源电压范围为3～18V，由于具有功耗低、噪声容限大、扇出系数大等优点，已得到普遍使用。缺点是工作速度较低，平均传输延迟时间为几十ns，最高工作频率小于5MHz。高速的CMOS——HC〔HCT〕系列该系列电路主要从制造工艺上作了改进，使其大大提高了工作速度，平均传输延迟时间小于10ns，最高工作频率可达50MHz。HC系列的电源电压范围为2～6V。HCT系列的主要特点是与TTL器件电压兼容，它的电源电压范围为4.5～5.5V。它的输入电压参数为VIH〔min〕=2.0V；VIL〔max〕=0.8V，与TTL完全相同。另外，74HC/HCT系列与74LS系列的产品，只要最后3位数字相同，那么两种器件的逻辑功能、外形尺寸，引脚排列顺序也完全相同，这样就为以CMOS产品代替TTL产品提供了方便。先进的CMOS——AC〔ACT〕系列该系列的工作频率得到了进一步的提高，同时保持了CMOS超低功耗的特点。其中ACT系列与TTL器件电压兼容，电源电压范围为4.5～5.5V。AC系列的电源电压范围为1.5～5.5V。AC〔ACT〕系列的逻辑功能、引脚排列顺序等都与同型号的HC〔HCT〕系列完全相同。CMOS逻辑门电路的主要参数CMOS门电路主要参数的定义同TTL电路，主要有以下几种参数输出高电平VOH与输出低电平VOL阈值电压Vth抗干扰容限传输延迟与功耗扇出系数输出高电平VOH与输出低电平VOLCMOS门电路VOH的理论值为电源电压VDD，VOH〔min〕=0.9VDD；VOL的理论值为0V，VOL〔max〕=0.01VDD。所以CMOS门电路的逻辑摆幅〔即上下电平之差〕较大，接近电源电压VDD值。阈值电压Vth从CMOS非门电压传输特性曲线中看出，输出上下电平的过渡区很陡，阈值电压Vth约为VDD/2。抗干扰容限CMOS非门的关门电平VOFF为0.45VDD，开门电平VON为0.55VDD。因此，其高、低电平噪声容限均达0.45VDD。其他CMOS门电路的噪声容限一般也大于0.3VDD，电源电压VDD越大，其抗干扰能力越强。传输延迟与功耗CMOS电路的功耗很小，一般小于1mW/门，但传输延迟较大，一般为几十ns/门，且与电源电压有关，电源电压越高，CMOS电路的传输延迟越小，功耗越大。前面提到74HC高速CMOS系列的工作速度己与TTL系列相当。扇出系数因CMOS电路有极高的输入阻抗，故其扇出系数很大，一般额定扇出系数可达50。但必须指出的是，扇出系数是指驱动CMOS电路的个数，假设就灌电流负载能力和拉电流负载能力而言，CMOS电路远远低于TTL电路。CMOS反相器由两只增强型MOSFET组成，其中一个为N沟道结构，另一个为P沟道结构。为了电路能正常工作，要求电源电压VDD大于两个管子的开启电压的绝对值之和，即

VDD＞(VTN＋|VTP|)。根本CMOS反相器近似于一理想的逻辑单元，其输出电压接近于零或+VDD，而功耗几乎为零。

CMOS反相器

1.与非门电路包括两个串联的N沟道增强型MOS管和两个并联的P沟道增强型MOS管。每个输入端连到一个N沟道和一个P沟道MOS管的栅极。当输入端A、B中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B全为高电平时，才会使两个串联的NMOS管都导通，使两个并联的PMOS管都截止，输出为低电平。因此，这种电路具有与非的逻辑功能，即

CMOS门电路

1.与非门电路

2.或非门电路包括两个并联的N沟道增强型MOS管和两个串联的P沟道增强型MOS管。当输入端A、B中只要有一个为高电平时，就会使与它相连的NMOS管导通，与它相连的PMOS管截止，输出为低电平；仅当A、B全为低电平时，两个并联NMOS管都截止，两个串联的PMOS管都导通，输出为高电平。

因此，这种电路具有或非的逻辑功能，其逻辑表达式为

2.或非门电路

3.异或门电路由一级或非门和一级与或非门组成。或非门的输出，而与或非门的输出L即为输入A、B的异或

如在异或门的后面增加一级反相器就构成异或非门，由于具有的功能，因而称为同或门。

4，CMOS传输门传输门〔TG〕是一种传输模拟信号的模拟开关。CMOS传输门由一个P沟道和一个N沟道增强型MOSFET并联而成。CMOS传输门除了作为传输模拟信号的开关之外，也可作为各种逻辑电路的根本单元电路。

4，CMOS传输门

CMOS时序逻辑电路CMOS时序电路在数字电路中，但凡任一时刻的稳定输出不仅决定于该时刻的输入，而且还和电路原来状态有关者都叫时序逻辑电路，也称为再生电路，具有存储功能。根本再生电路包括：双稳态电路、单稳态电路和非稳态电路。时序逻辑电路的分类时序逻辑电路可分为同步时序电路和异步时序电路两大类。在同步时序逻辑电路中，存储电路内所有触发器的时钟输入端都接于同一个时钟脉冲源，因而，所有触发器的状态的变化都与所加的时钟脉冲信号同步。在异步时序逻辑电路中，没有统一的时钟脉冲，有些触发器的时钟输入端与时钟脉冲源相连，只有这些触发器的状态变化才与时钟脉冲同步，而其他触发器状态的变化并不与时钟脉冲同步。CMOS指互补金属氧化物(PMOS管和NMOS管)共同构成的互补型MOS集成电路制造工艺。它的特点就是低功耗，这也是他近几十年快速开展的根本原因。CMOS时序逻辑电路就是利用这种工艺制成的一种时序电路。双稳态电路是目前应用最广泛和最重要的一种，它有两种稳定状态或工作模式，典型的双稳态电路包括RS、Jk和D锁存器与触发器。简单的时序逻辑电路◆触发器、计数器、存放器都是时序电路1、触发器能够存储1位二值信号的根本单元电路。特点:具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1,或二进制数的0和1;根据不同的输入信号可以置1或0。触发器的分类：触发方式：电平触发器、脉冲触发器和边沿触发器逻辑功能方式：RS锁存器、JK触发器、D触发器、T触发器、T触发器结构：根本SR锁存器、同步SR触发器、主从触发器、维持阻塞触发器、边沿触发器等

存储数据的原理：静态触发器和动态触发器。静态触发器是靠电路的自锁来存储数据的；动态触发器是靠电容存储电荷来存储数据的。2、计数器计数器的根本功能是累计输入脉冲的个数，可用于定时、分频、时序控制等。

分类加法计数器减法计数器可逆计数器(按计数功能)异步计数器

同步计数器(按计数脉冲引入方式)

二进制计数器

十进制计数器

M

进制计数器(按计数制)3、存放器存放器的根本功能是暂存信息和数据。其主要组成局部是触发器。每个触发器可存储1位二进制代码。存放器存入、输出信息的方式可分为：(1)并入-并出方式(2)并入-串出方式(3)串入-并出方式(4)串入-串出方式CMOS时序逻辑电路的分析▲简单的时序电路分析

输出方程:驱动方程:状态方程:时序电路的一般分析步骤：(1)分析逻辑电路组成：确定输入和输出，区分组合电路局部和存储电路局部，确定是同步电路还是异步电路。(2)写出存储电路的驱动方程，时序电路的输出方程，对于某些时序电路还应写出时钟方程。(3)求状态方程：把驱动方程代入相应触发器的特性方程，即可求得状态方程，也就是各个触发器的次态方程。

(4)列状态表：把电路的输入信号和存储电路现态的所有可能的取值组合代入状态方程和输出方程进行计算，求出相应的次态和输出。列表时应注意，时钟信号CP只是一个操作信号，不能作为输入变量。在由状态方程确定次态时，须首先判断触发器的时钟条件是否满足，如果不满足，触发器状态保持不变。(5)画状态图或时序图。(6)电路功能描述。波形分析由T触发器的状态方程和输出方程，可以画出电路的工作波形，如下图。图中①和②是T触发器原始状态为0时的工作波形；③和④是T触发器原始状态为1时的工作波形。比较波形②和④可见，虽然输入信号X和CP完全相同，但是由于T触发器的原状态不同，输出那么不同。由此可见，时序电路的输出不仅取决于当时的输入信号X和CP，而且还取决于电路内部存储电路〔T触发器〕的原状态。(2)状态表

状态表是反映时序电路输出、次态和输入、现态间对应取值关系的表格。例如我们列出图11.1电路的状态表，如表11.1所示：图11.1〔a〕XQnQn+1Z0011010110010001表11.1状态表(3)状态图

状态图是反映时序电路状态转换规律及相应输入、输出取值情况的几何图形。根据状态表，可作出上例的状态图如图11.3所示。XQnQn+1Z0011010110010001表11.1状态表(4)时序图图11.1〔b〕时序图也就是工作波形图，它形象地表达了输入信号、输出信号、电路状态等的取值在时间上的对应关系。上例的时序图如图11.1〔b〕所示。这四种表示方法从不同侧面突出了时序电路逻辑功能的特点，它们本质上是相通的，可以互相转换。在实际工作中，可根据具体情况选用。应该指出，用卡诺图也可以方便地表示时序电路的逻辑功能。提示时序电路按状态转换情况分为同步时序电路和异步时序电路两大类。对于同步时序电路，存储电路中所有存储单元状态的改变都在同一时钟的上升沿或者下降沿，即采用统一时钟。而异步时序电路不用统一的时钟，或者没