数电课件 4.3 锁存器与触发器学习资料

4.3触发器的结构和工作原理4.3.1主从JK触发器1.电路结构(b)在CP脉冲高电平到来时，主触发器随输入信号改变状态，从锁存器的状态不变。(a)触发器是由主锁存器和锁存器两部分构成;(c)当CP脉冲低电平到来时，从锁存器接受主锁存器的状态，主锁存器被封锁，其状态保持不变。主从JK触发器电路结构主从JK触发器逻辑图和符号图1J1KC1SRCP1S1RC1&&1S1RSRC1FFBFFA1JKCP1S1RC1&&1S1RSRC1FBFA1JKFB为从锁存器FA为主锁存器1J1KC1SR

S和R表示异步置1和清0端，不受CP的控制，直接置位端与直接复位端。如不需直接置1和清0时，S和R端应接高电平。CP1S1RC1&&1S1RSRC1FBFA1JK2.逻辑功能分析在此期间，FB被封锁保持不变（锁定）。CP

(1)当CP=1，时，FA的状态由J和K输入端信号决定。CP1S1RC1&&1S1RSRC1FBFA1JKCP(2)当CP=0，时从锁存器输入门被打开，从锁存器按照主锁存器的状态(即主锁存器在CP下降沿前一瞬间的状态)翻转。主锁存器被封锁，输入J、K的变化不会引起主锁存器状态变化；CP1S1RC1&&1S1RSRC1FBFA1JKCP即将主锁存器的状态转移到从锁存器的输出端，从锁存器的状态和主锁存器一致。此时：第二步，在CP下降沿(1→0时)从锁存器的输出才改变一次状态。此后主从锁存器的状态皆不改变。可见，主从触发器克服了空翻。CP1S1RC1&&1S1RSRC1FBFA1JK1J1KC1SRCP整个触发器的翻转分两步完成：第一步，CP=1时，触发器接受输入信号，输入信号决定主锁存器的状态。国标符号中，框内“┐”号表示延迟输出，即触发器输出状态在CP的下降沿才改变。CP1S1RC1&&1S1RSRC1FFBFFA1JK1J1KC1SRCPCP1S1RC1&&1S1RSRC1FFBFFA1JK1J1KC1SRCP由及时钟控制RS锁存器的状态转换表，可推出：当J=K=0时，Qn+1=Qn,触发器处于保持状态；当J=0，K=1时，Qn+1=0;当J=1，K=0时，Qn+1=1;CP1S1RC1&&1S1RSRC1FFBFFA1JK1J1KC1SR当J=K=1时，Qn+1=Qn,触发器具有计数功能；故JK触发器的状态方程为主从JK触发器工作波形分析主触发器在CP=1期间接受输入信号。QAQB0101CPJK000111从触发器在CP从10与主触发器的状态一致。注意：由此而知，在CP脉冲的一个周期，主从触发器的输出Q(QB)只翻转一次。主从JK触发器的一次翻转所谓一次翻转现象是指在CP=1期间，主触发器接收了输入激励信号发生一次翻转后，主触发器状态就一直保持不变，它不再随输入激励信号J、K的变化而变化。主从JK触发器虽然防止了空翻现象，但还存在一次翻转现象，可能会使触发器产生错误动作，因而限制了它的使用。CP1S1RC1&&1S1RSRC1FFBFFA1JK在CP=1期间主锁存器都可接受输入信号。由于Q和端接回到输入门上，所以在Qn=0时，主锁存器只能接受置1输入信号，在Qn=1时，只能接受清0输入信号。结果在CP=1期间，主锁存器只能翻转一次。只有在CP=1的全部时间内，输入信号始终未变的条件下，用CP下降沿到达时的输入信号决定触发器次态才是正确的。CP1S1RC1&&1S1RSRC1FFBFFA1JK使用主从结构触发器时必须注意：[例1]给出主从JK触发器的输入CP、J、K的电压波形如图所示。试画出与之对应的输出端Q的波形。设触发器的初始状态为0。CP0J100K234Q0[解]第1个CP高电平期间，输入信号始终为J=1，K=0，因此，CP下降沿到达后触发器置1。CP0J100K234第2个CP下降沿到来时，J=K=0，触发器应保持原状态（‘1’）不变。但由于CP的高电平期间，出现过短暂的J=0，K=1状态，使主触发器被清0，因此，从触发器在CP下降沿翻转为0。

Q0CP0J100K234第3个CP下降沿到达时J=0，K=1，应有Qn+1=0。但由于CP高电平期间曾出现过J=K=1的状态，主触发器已被置1，而由于Qn=0清0信号不起作用，所以CP下降沿到达后从触发器被置1。Q0CP0J100K234第4个CP高电平期间，J=K=0，故主触发器保持1不变，所以，CP下降沿到来时，触发器仍为1。Q0CP0J100K234由此可见，主从结构的触发器抗干扰能力较差。使用时，除保持J、K端输入信号在CP=1期间不变以外，还要求CP=1的持续时间也不能太长，这对输入信号及CP时钟信号都提出了较高的要求。由上述分析可知：(1)主从结构触发器的输出虽然在一个CP脉冲期间只翻转一次，但要求在CP=1期间，J、K输入端的信号不能变化，否则翻转状态将不符合功能要求。(2)即便J、K端的输入信号不变，外界的干扰和噪声也可能会使触发器误动作，从而导致触发器的错误状态。3.CMOS主从D触发器1）电路组成TG1、TG2、TG3、TG4均为CMOS传输门，用互补的CP和CP来控制当CP=1，CP=0时，传输门导通。当CP=0，CP=1时，传输门截止。2）工作原理当CP=0时，TG1导通，TG2截止，电路能接受输入信号，G1的输出等于D。当CP由0变1后，TG2导通，TG1截止。G1、G2实现交叉反馈，使两个门的状态维持不变。当CP=1时，TG1截止，输入D被封锁，TG2导通，主触发器处于保持状态。此时TG3导通，TG4截止，Q=D。当CP=0时，TG3截止，主触发器的状态不会影响从触发器的状态，从触发器处于保持状态，故触发器输出状态保持不变。触发器输出Q状态的转换Qn+1=D是发生在时钟脉冲CP由0变1上升沿到达时刻。由以上分析可知：4.3.2边沿D触发器边沿触发器不仅克服了空翻现象，而且大大提高了抗干扰能力，工作更为可靠。边沿触发器的特点：(1)触发器仅在CP某一约定跳变到来时，才接收输入信号；(2)在CP=0或CP=1期间，输入信号变化不会引起触发器输出状态变化。当触发器处于置位状态时，利用内部产生的信号维持住置位信号，同时阻塞由于输入变化产生的清0信号，保证可靠的置位；而触发器处于复位状态时则维持清0信号，阻塞置1信号，以保证可靠的复位。维持阻塞型结构的触发器是在时钟脉冲上升沿触发。采取维持阻塞型结构可构成各种逻辑功能的触发器，但以维持阻塞型D触发器应用较广。1.维持阻塞型D触发器1)电路结构和符号

DCPSRDQ电路符号电路结构分别为触发器的直接置1和清0信号，低电平有效。不直接置1和清0时，均应接高电平。G1和G2构成基本RS锁存器G3~G6构成引导电路为了防止多次翻转，电路中引入了置1维持线、置0维持线、置1阻塞线和置0阻塞线。2）逻辑功能分析在的情况下：a.当CP=0时，因Q3=Q4=1，触发器保持状态不变。输入信号D经G6、G5传输到Q6、Q5，触发器处于等待翻转状态。b.设D=0，则Q6=1，在CP=0时，Q3=1，故Q5=0。当CP到来后，G4的三个输入信号都为1，故Q4=0。Q4的状态一方面使Q=0，触发器清0;另一方面又使G6门封锁。这样，即使D

的状态发生变化，也不会再影响Q=0的状态，于是在CP作用期间，Q5、Q6的状态不再会变化，从而保证了触发器在CP作用后处于0状态。从G4输出端反馈到G6输入端的连线，因它的0状态封锁了D信号影响触发器的通道，起了维持触发器为0状态的作用，故此线称为置0维持线。同理，为了维持触发器为1状态，对应的有从G3输出端反馈到G5输入端得连线，称为置1维持线。此时置1维持线和置0阻塞线均处于1状态，对G5、G4门不起作用。G5输出的高电平反馈到G5的输入端同来自G3的高电平使G5的输出为0，从而使门G3的输出保持为1，起到阻止触发器置1的作用。所以从G6到G5输入端的反馈线称为置1阻塞线。c.设D=1，在CP=0时，Q3=Q4=1，故Q6=0，Q5=1。当CP到来时，Q3=0，它一方面使触发器置1，另一方面使Q5保持1，

Q3保持0，使在CP=1期间保持Q3=0，维持触发器在1状态。因Q3=0阻止了Q4出现0，亦即阻止Q置0，因此，从G3输出端到G4输入端的连线称为置0阻塞线。由于G4和G5已经被封锁，因此，在CP=1期间内，即使D发生变化，也只能该变G6的输出而不会影响触发器的状态。维持阻塞型D触发器具有边沿(上升沿)触发的功能，也称为上升沿触发的边沿触发器。上升沿触发DCPSRDQ可见，在这种触发器中，触发器状态由CP从0变为1时D的状态决定，即由于维持线和阻塞线的作用，在CP=1继续存在的稍后时刻，如D有变化，触发器Q的状态都不会再改变。

Qn+1=DCPQ1011D00t1t23）

维持阻塞型D触发器的工作波形图常用的边沿触发器集成产品有：双上升沿D触发器74LS74，八上升沿D触发器74374、74377等。1)电路组成2.边沿触发JK触发器2)工作原理设触发器的初始状态为Q=0当CP=0时，门B、B'和G3、G4被封锁，Q3和Q4均为1。门A和A'通过交叉耦合，维持基本RS触发器处于Q=0不变。输出级是由与或非门组成的基本RS锁存器；输入级是G3和G4两个引导门。当CP由0变为1的瞬间，门B和B‘首先除了封锁，同时门G3和G4亦解除了封锁。但由于时钟脉冲上升沿到达后B门先开放，Q3=0封锁A门则在其后，也即B门的输出从0变为1比A门的输出从1变为0要早，因此或非门C的输入不会出现全0，门C的输出仍维持Q=0