计算机系统习题课

课程作业7-10课程作业第7章第1题题目：修改非常简单微序列控制器，将其状态分配给下列地址。给出这些分配所需的映射逻辑。状态地址FETCH10000FETCH20001FETCH30010ADD10011ADD20100AND10101AND20110JMP10111INC11000第7章第1题解：课程作业第7章第2题题目：根据习题1的状态分配，重写非常简单微序列控制器优化后的水平微代码。课程作业第7章第2题解：课程作业第7章第12题题目：我们希望修改非常简单CPU，使之包含一个新的8位寄存器R和两条新指令。指令MVAC完成RAC的传送，其指令码是1110XXXX；指令MOVR完成ACR的操作，指令码是1111XXXX；而INC的新指令码是110XXXXX；其它指令码保持不变。试采用直接产生控制信号的方法给出修改后非常简单CPU的微序列控制器。课程作业第7章第12题解：与第10题修改类似，但增加如下两点内容i) 添加控制信号RLOAD,RBUS,ACBUS,和ALUS2到微代码存储器的控制信号中 对这些控制信号，除了在地址0110和0111处的微指令设置为1，其余微指令中均设置为0ii) 在微代码存储器中添加课程作业第7章第12题解：验证，测试程序为0:MVAC(初始AC=1) 1:MOVR课程作业第7章第22题题目：用具有垂直微代码的微序列控制器来设计一个如下的CPU：它能够访问256个字的存储器，每个字是8位宽。该CPU通过输出一个8位地址到它的输出引脚A[7..0]，并且通过输入引脚D[7..0]从存储器读入8位值。CPU包括一个8位宽的地址寄存器(AR)，程序计数器(PC)，累加器(AC)，数据寄存器(DR)和一个3位宽的指令寄存器(IR)。该CPU必须实现如下的指令集。注意是一个8位值，它存放在紧接着该指令后面的存储单元中。指令指令码操作LDI000XXXXX

AC

STO001XXXXX

M[]ACADD010XXXXX

ACAC+M[]OR011XXXXX

ACACM[]JUMP100XXXXX

PC

JREL101AAAAAPCPC+000AAAAASKIP110XXXXXPCPC+1RST111XXXXXPC0,AC0课程作业第7章第22题解：状态图课程作业第7章第22题解：RTL代码FETCH1:AR

PC ADD1: DR

M,PC

PC+1FETCH2:DR

M,PC

PC+1 ADD2: AC

AC+DRFETCH3:IR

DR[7..5],AR

PC OR1:DR

M,PC

PC+1LDI1:DR

M,PC

PC+1 OR2: AC

AC

DRLDI2:AC

DR JUMP1: DR

MSTO1:DR

M,PC

PC+1 JUMP2: PC

DRSTO2:AR

DR JREL1: PC

PC+000DR[4..0]STO3:DR

AC SKIP1: PC

PC+1STO4:M

DR RST1: PC

0,AC

0课程作业第7章第22题解：控制信号课程作业第7章第22题解：寄存器课程作业第7章第22题解：ALU课程作业第7章第22题解：微序列硬件与图7.3和7.4所示基本相同,除了微操作被输出到译码器以生成实际的微操作信号，以及映射函数为1,IR[2..0],0

微操作域的分配课程作业第7章第22题解：微代码课程作业第8章第10题题目：修改Booth算法的RTL代码使之执行操作UVXV，并给出修改后算法的硬件实现。课程作业第8章第10题解：课程作业第8章第10题解：课程作业第8章第28题题目：采用一个三段流水线执行下列代码：FORi=1TOnDO{X[i]((A[i]B[i])+C[i])D[i]}第一段流水线执行乘法A[i]B[i]，执行时间微20ns，其中15ns用于乘法运算，5ns用于将结果保存到锁存器。第二段将第一段产生的积与C[i]相加，执行时间为15ns（包括将结果保存到锁存器的时间）。第三段执行最终的乘法，执行时间为20ns。求该流水线的时钟周期。求该流水线的稳态加速比。当n取何值时，该流水线输出结果的速度大于一个非流水线单元的输出速度？当n取何值时，该流水线的加速比为1.5？课程作业第8章第28题解：

a) 20ns b) c) n*40>20*(n+2),从而得到n>2 d) ,whichyieldsn=6课程作业第8章第30题题目：给出两个6位数相乘的Wallace树的设计。课程作业第8章第30题解：课程作业第9章第1题题目：对于下表所示的816相联存储器，为选择最后一个单元，数据寄存器何屏蔽寄存器应存入什么值？假定开始8位是标签，其余位是数据。数据有效0000100100100111010110110001100011010111111100000011101011001111000100000000000000001111100000111111100110111110000000111110000111100001课程作业第9章第1题解： 掩码: 1111111100000000

数据: 11110000xxxxxxxx课程作业第9章第2题题目：在下列条件下，习题1的相联存储器中哪个值会被访问？a)Mask=1111000000000000,Data=0000100100100111b)Mask=0000000000001111,Data=1111111111110000c)Mask=1111000000000000,Data=1111000000001111课程作业第9章第2题解：

a)从顶部开始第5个位置

b)从顶部开始第3，7和8个位置

c)没有符合该条件的位置第9章第3题假设能访问1M×16内存空间的CPU的cache，该cache能容纳8K×16的数据，并分别采用以下的映象方法。给出Cache每一单元的组织结构及位数和总的单元数目。(1)全相联映象(2)直接映象(3)2路组相联(4)4路组相联

课程作业第9章第5题题目：一个使用相对简单CPU的计算机系统，要包含一个1K大小、行大小为2字节的相联Cache：Cache中的每一单元有多少位？相联存储器需要什么mask值？课程作业第9章第5题解：

a)32或33位:15位用于地址标记

8位用于第一个数据值

8位用于第二个数据值

1位用于有效位

1位用于修改位（脏位，仅当高速缓存使用 写回方式时采用）

b)假设位按照a)所给出的那样排列：

1111111111111110000000000000000课程作业第9章第20题题目：一个计算机系统有一个cache，其TC=10ns，命中率为80%，平均访问时间TM=24ns，求物理内存的访问时间为多少？课程作业第9章第20题解：

TP=(TM-hTC)/(1-h)=(24ns-.8*10ns)/.2=80ns课程作业第10章第7题题目：修改相对简单CPU的微程序控制单元以包括INPT指令。课程作业第10章第7题解：

i)修改映射函数，将指令码00100000映射到微代码地址1000000. ii)添加微代码信号IO,设置它只在地址为67的微指令中为1，其余为0. iii)添加下列微指令到微代码存储器中（下表中仅列出了有效的控制信号）

64:DRLOAD,MEMBUS,PCINC,ARINC UJ65 65:TRLOAD,DRLOAD,MEMBUS,PCINC UJ66 66:ARLOAD,DRHBUS,TRBUS UJ67 67:DRLOAD,MEMBUS UJ68 68:ACLOAD,DRLBUS UJ01课程作业第10章第9题题目：假定下列事件顺序，写出CPU从0至100ns执行的程序。每个中断服务程序需用20ns完成。时间动作0ns主程序启动10nsIRQ120nsIRQ245nsIRQ360nsIRQ4课程作业第10章第9题解：

课程作业第10章第22题题目：设计DMA地址、计数及控制寄存器中LD信号的逻辑电路。这些寄存器的地址分别为8000H、8001H、8002H。课程作业第10章第22题解：

课程作业第10章第23题题目：采用相对简单CPU（包括OTPT指令）的汇编语言写一个程序用第22题的DMA控制器实现传送。系统从I/O设备中传送64字节数据至起始单元为1000H的存储器中。在此系统中，DMA地址寄存器保存地址的高8位，低8位一直为0；DMA计数和控制寄存器均为8位；写入控制寄存器启动DMA传送的值为02H；存储单元2000H、2001H和2002H中分别存储值10H、40H和02H。课程作业第10章第23题解：

LDAC2000 OTPT8000 LDAC2001 OTPT8001 LDAC2002 OTPT8002习题第4章19.某计算机系统有8位的地址总线和8位的数据总线，采用单独I/O。它有64字节的EPROM，起始地址为00H，由64×4的芯片构成；有128字节的RAM，起始地址为40H，由32×8的芯片构成；有一个带READY信号的输入设备，其地址为40H；还有一个不带READY信号的输出设备，地址为80H。试画出该系统的设计图，要包括所有使能和载入逻辑。22.某计算机系统具有8位的地址总线和8位的数据总线，使用存储器映射I/O。它有128字节的PROM，起始地址为00H，由32×4的芯片构成；有96字节的RAM，起始地址为80H，由一个64×8的芯片和几个32×2的芯片构成；有一个带READY信号的输入设备，其地址为F0H；有一个带READY信号的输出设备，其地址为F1H，还有一个带READY信号的双向输入/输出设备，其地址为F2H。试画出该系统的设计图，要包括所有使能和载入逻辑。6-10．对非常简单CPU进行修改，使其加入一个新的8位寄存器R，以及两条新的指令：MVAC，执行R←AC的操作，操作码为1110XXXX；MOVR，执行操作AC←R，操作码是1111XXXX。而INC指令的操作码改为110XXXXX，其它指令的操作码保持不变。给出该CPU的新状态图及其RTL代码。7-10.像第六章习题10那样，我们希望修改非常简单CPU，使之包含一个新的8位的寄存器R和两条新指令。指令MVAC完成R←AC的传送，其指令代码是1110XXXX；指令MOVR完成操作AC←R，指令代码是1111XXXX；而INC指令的新代码是110XXXXX；其它的指令代码保持不变。试给出新的状态图、RTL代码、寄存器部分所要作的修改、微序列控制器的改动以及它的水平微代码，并验证新指令的功能。Ch6-728.设计一个CPU，满足如下的规范要求：（1）它能够访问64个字的存储器，每个字是8位宽。该CPU通过输出一个6位地址到它的输出引脚A［5..0］，并且通过输入引脚D［7..0］从存储器读入8位宽的值。（2）CPU包括一个6位宽的地址寄存器（AR）和程序计数器（PC）；一个8位的累加器（AC）和数据寄存器（DR）；还有一个2位宽的指令寄存器（IR）。（3）该CPU必须实现如下指令集：8-18修改符号—幅值表示法的加减法算法，使得OVERFLOW仅在一个微操作中被设置。给出修改的RTL代码和硬件实现。Ch89-4说明能访问256K×8内存地址的CPU的cache结构；这个cache能容纳16K×8的数据，并采用以下的映射策略。给出每一单元位数和总的单元数目。a)全相联映射b)直接映射c)2路组相联d)4路组相联9-5、一个使用相对简单CPU的计算机系统，要包含一个1K大小、行大小为2字节的相联cache：a)cache中的每一单元有多少位？b)相联存储器需要什么mask值？9-6、对于第5题所示的计算机系统，给出执行每一如下指令后cache中的内容（所有数值均以16进制给出）。0：LDAC42343:CLAC4:JMPZ000A7:JUMP0000A:INACB:MVACC:ADDD:STAC092710:JUMP00004234:554235:29CH03测验1.CPU主要包括___B___。A．控制器B．控制器、运算器、CacheC．运算器和主存D．控制器、ALU、主存2．主机中能对指令进行译码的器件是___C___。A．ALUB．运算器C．控制器D．存储器3．CPU内通用寄存器的位数取决于___B___。A．存储器容量B．机器字长C．指令的长度D．CPU的管脚数4．程序计数器PC属于___C___。A．运算器B．控制器C．存储器D．I/O接口5．计算机主频的周期是指____B__。A．指令周期B．时钟周期C．CPU周期D．存取周期测验3.1测验3.21．立即寻址指的是___B___。A．寻址的地址置于操作之后B．常量数值置于操作之后C．数值置于寄存器中D．地址置于寄存器中2．寄存器直接寻址是指___A___。A．操作数在寄存器中B．操作数地址在寄存器中C．以寄存器值为偏移量寻址D．指令给出相对寄存器的偏移量3．直接对存储器中的操作数的寻址称为__B/D____寻址。A．直接B．间接C．寄存器D．寄存器间接4．寄存器间接寻址方式中，操作数处在___B___。A.通用寄存器B．主存单元C．程序计数器D．堆栈5．操作数地址存放在寄存器的寻址方式叫___D___。A．相对寻址方式B．变址寄存器寻址方式C．寄存器寻址方式D．寄存器间接寻址方式6．先计算后再访问内存的寻址方式是___D___。A．立即寻址B．直接寻址C．间接寻址D．变址寻址7．就取得操作数的速度而言，下列寻址方式中速度最快的是___B___，速度最慢的是___C___，不需要访存的寻址方式是___B___。A．直接寻址B.立即寻址C.间接寻址测验3.28．下列指令中，___D___不能支持数值处理。A．算术运算类指令B．移位操作类指令C．字符串处理类指令D．输入输出类指令9．运算型指令的寻址与转移性指令的寻址不同点在于___A___。A．

前者取操作数，后者决定程序转移地址B．

后者取操作数，前者决定程序转移地址C．

前者是短指令，后者是长指令D．

前者是长指令，后者是短指令10．在8086的堆栈中，保持不变的是___C___。A．栈项B．栈指针C．栈底D．栈中的数据测验3.211．设相对寻址的转移指令占两个字节，第一个字节为操作码，第二个字节是相对位移量（用补码表示）。每当从存储器中取出第一个字节时，即自动完成(PC)+1→PC。设当前PC的内容为2003H，要求转移到200AH地址，则该转移指令的第二个字节的内容应为___B___。若PC的内容是2008H，要求转移到2001H，则该转移指令的第二个字节的内容应为___E___。A．05HB．06HC．07HD．F7HE．F8HF．F9H测验3.2CH04测验在计算机中，存储器是数据传送的中心，但访问存储器的请求是由CPU或I/O所发出的。因为动态存储器是破坏性读出，所以在不访问动态存储器时不用刷新。CPU中通常都设置若干个寄存器，这些寄存器与主存统一编址。访问这些寄存器的指令格式与访问存储器是相同的。利用大规模集成电路技术把计算机的运算部件和控制部件做在一块集成电路芯片上，这样的一块芯片叫做单片机。同SRAM相比，由于DRAM需要刷新，所以功耗大。答案：错。SRAM不需要刷新是由于电路的构成不同。它是依靠电源维持运行，而DRAM是依靠电容维持状态，所以SRAM功耗较大。兼容机之间指令系统可以是相同的，但硬件的实现方法可以不同。判断题1、完整的计算机系统应包括__D___。A运算器、存储器、控制器；B外部设备和主机；C主机和实用程序；D配套的硬件设备和软件系统2、存储器是计算机系统的记忆设备，它主要用来___C___。A．存放数据B．存放程序C．存放数据和程序D．存放微程序3．按字节编址的存储器中，每个编址单元中存放___B___信息。A．1位B．8位C．16位D．64位4.和外存储器相比，内存储器的特点是___C___。A.容量大、速度快、成本低B．容量大、速度慢、成本高C．容量小、速度快、成本高D．容量小、速度快、成本低5．下列存储器中，属于非易失性存储器的是___D___。A．RAMB．静态存储器C．动态存储器D．只读存储器6．在ROM中必须有___C___电路。A．数据写入B．再生C．地址译码D．刷新7．下列元件中存取速度最快的是___B___。A．CacheB．寄存器C．内存D．外存8．ROM与RAM的主要区别是___B___。A．断电后，ROM内保存的信息会丢失，RAM则可长期保存而不会丢失B．断电后，RAM内保存的信息会丢失，ROM则可长期保存而不会丢失C．ROM是外存储器，RAM是内存储器D．ROM是内存储器，RAM是外存储器9．EPROM是指___D___。A.读写存储器B．只读存储器C．闪速存储器D．紫外线擦除可编程只读存储器10．若某单片机的系统程序不允许用户在执行时改变，则可以选用___B___作为存储芯片。A．SRAMB．EEPROMC．CacheD．辅助存储器11．某一SRAM芯片，其容量为512×8位，除电源端和接地端外，该芯片引出线的最小数目应为___D___。A．23B．25C．50D．1912．设某静态RAM芯片容量为8K×8位，若由它组成32K×8的存储器，所用的芯片数，以及这种芯片的片内地址线的数目是___A___。A．4片，13根B．4片，12根C．6片，11根D．4片，16根13．半导体静态存储器SRAM的存储原理是___A___。A．依靠双稳态电路B．依靠定时刷新C．依靠读后再生D．信息不再变化14．若RAM芯片的容量是2M×8bit，则该芯片引脚中地址线和数据线的数目之和最小应是___B___。A．21B．29C．18D．不可估计15．某DRAM芯片，其存储容量为256K×8位，该芯片的地址线和数据线数目为___D___。A.8，512B．512，8C．18，8D．19，8CH06测验

6.1硬连线（组合逻辑）控制器中，微操作控制信号的形成与哪些信号有关？

6.1组合逻辑控制器中，微操作控制信号的形成与哪些信号有关？解答：(1)来自指令操作码译码器的输出；(2)来自执行部件的反馈信息；(3)来自时序产生器的时序信号。

6.2某计算机的字长为16位，存储器按字编址，访内存指令格式如图所示。

151110

87

0其中，OP是操作码，M是定义寻址方式（见表），A是形式地址。设PC和Rx分别为程序计数器和变址寻址寄存器，字长为16位，问：

①该格式能定义多少种指令？ ②各种寻址方式的寻址范围为多少字？ ③写出各种寻址方式的有效地址EA的计算式。OPMAM值寻址方式01234立即寻址直接寻址间接寻址变址寻址相对寻址解答：第①小题考查的是指令字的形成方式。假设操作码OP长度为K位，则最多可以有2K个不同的操作码。由于此指令格式使用第11到第15位来表示指令类型。则总的指令类型为2（15-11）+1＝32种不同的操作码。第②小题考的是某种格式编码中，各种寻址的地址范围。如果机器字长为L位，指令的地址位长为N，则各寻址方式的寻址范围见下表。

第③小题与第②小题内容相似。各寻址方式的有效地址表达式如下。寻址方式有效地址表达式

0 EA＝（PC），即操作数在指令码中

1 EA＝A

2 EA＝（A）

3 EA＝（Rx）＋A

4 EA＝（PC）＋A寻址方式寻址范围立即寻址直接寻址间接寻址变址寻址相对寻址1个字切，即指令字自身256个字64K字64K字256个字（PC值附近256个字）6.3某计算机的字长16位，设有单地址指令和双地址指令两类，若每个地址字段均为6位，且双地址指令有X类，问单地址指令最多可以有多少类？6.2某计算机的字长16位，设有单地址指令和双地址指令两类，若每个地址字段均为6位，且双地址指令有X类，问单地址指令最多可以有多少类？解答：由于双地址指令总共有X类，所以在￥位操作码字段中，还能被单地址指令使用的前4位指令前缀的总数为24－X。单地址指令的操作码长度为10位，在4位指令前缀之后，余下的（10－4＝6）位总共可以表示的不同二进制数种类为26＝64种。这种单指令格式种类的计算就成了一个数学的组合问题，单指令的种类为（24－X）×26类。6.2某指令系统字长16位，、每个操作数的地址码长6位。设系统有无操作数、单操作数和双操作数3类。若双操作数指令有M条，无操作数指令有N条，问单操作数的指令最多可能有多少条？6.3某指令系统字长16位，、每个操作数的地址码长6位。设系统有无操作数、单操作数和双操作数3类。若双操作数指令有M条，无操作数指令有N条，问单操作数的指令最多可能有多少条？解答：

由题意可知，双操作数操作码应占4位，单操作数操作码应占10位，无操作数操作码应占16位。双操作数指令有M条，无操作数指令有N条，则单操作数指令最多可能有210-M×26-N/26条。CH07测验1、CPU本质上就是一个有限状态机？2、指令越多，CPU的状态肯定就越多？3、完成一个微操作可能需要多个控制信号？4、每个状态可能会执行多个微操作？5、一条微指令中可能包含多个微操作？6、微指令中为什