模拟集成电路设计 课件 第10章 Sigma-delta ADC

1

10.5Sigma-deltaADC2

1.Σ-∆（Sigma-delta）ADC简介

前面介绍的ADC统称为奈奎斯特采样率ADC（Nyquist-RateADC）。由于模拟元器件的特性失配和电路的非理想特性，这些ADC的分辨率被限制在10~12-bit以内，为了进一步提高ADC的分辨率和变换精度（ENOB），必须采用一些电路补偿和数字校准技术。

Σ-ΔADC，又称为过采样ADC，主要用高速数字电路实现，即以速度换精度，不需要复杂的高精度（匹配）模拟电路，电路实现容易。Σ-ΔADC是高分辨率（16~24-bit）、低中速ADC，广泛应用在数字音频和高精度信号检测等要求高分辨率的场合。31.Σ-∆ADC简介Σ-ΔADC（Sigma-deltaADC），或过采样ADC（Over-SamplingADC）Σ-∆ADC变换原理（提高分辨率或有效位数的措施）过采样（Over-Sampling）+噪声整形（Noiseshaping）→减小信号带宽内的量化噪声→提高ADC的信噪比和分辨率（有效位数）fS=M×fN4

Σ-∆ADC的特点适应于高分辨率、中/低速A/D变换（通常用于音频领域）。相对于输入模拟信号的带宽，采样频率远远高于Nyquist频率，故称为过采样ADC。过采样率（OSR：Over-SamplingRatio）M定义为M=fs/2fb=fs/fN，其中fs为采样频率，fb为输入模拟信号的最高频率，

fN=2fb为奈奎斯特频率。量化噪声的频率分布被整形，即在高频领域被放大，而在输入信号带宽内被抑制，即Noiseshaping。信号带宽以外的高频成分可用数字滤波器滤除，输入端不需要高阶的防止频谱混叠的复杂高精度抗混叠模拟滤波器。容易和数字电路结合，适应于混合信号CMOS集成电路实现。主要用高速数字电路实现（以速度换精度），不需要复杂的高精度（匹配）模拟电路。1.Σ-∆ADC简介5过采样技术（Over-Sampling）1.Σ-∆ADC简介

根据奈奎斯特采样定理，若输入模拟信号的最高频率（带宽）为

fb，则最小采样频率（奈奎斯特频率）fN=2fb。若实际的采样频率fs远高于奈奎斯特频率

fN，则过采样率（Over-SamplingRatio）M定义为：采样频率fs=fN采样频率fs=MfN量化噪声的功率谱密度6过采样技术（Over-Sampling）1.Σ-∆ADC简介信号带宽内的量化噪声功率为：

在ADC的分辨率N不变（Δ=VREF/2N不变）的前提下，利用过采样技术，信号带宽内的量化噪声功率减小为原来的1/M，M越大，量化噪声功率越小。过采样ADC在信号带宽内的信噪比为:

随着过采样率M的增加，信号带宽内的量化噪声功率减少，SNR增加，使得有效位数（ENOB）增加。因此，利用过采样技术可提高ADC的变换精度。7量化噪声与输入信号Vin无关量化噪声的概率密度函数(PDF)在[-Δ/2~+Δ/2]之间是均匀分布的量化噪声是相互独立的，功率谱密度Se(f)均匀分布在(-fs/2~fs/2)之间ADC的量化噪声（线性模型）量化误差e:0~±Δ/2假定量化噪声是加性白噪声：1.Σ-∆ADC简介81)量化噪声的平均功率：2)设输入正弦信号为：Vin(t)=Acos(ω0t+φ)，则其一个周期内的平均功率为：Ps=A2/2=(Δ×2N-1)2/2

3)SNR=Ps/Pe=[(Δ×2N-1)2/2]/(Δ2/12)=1.5×22N

SNR(dB)=10log(Ps/Pe)=6.02N+1.76，量化器位数N每增加1-bit，SNR约增加6dB。功率密度谱Se(f)=1.Σ-∆ADC简介

4)有效位数（ENOB）：

9

假设过采样率为M，则采样频率为Mfs，此时量化噪声功率均匀分布在(-Mfs/2~+Mfs/2)之间，即此时的量化噪声功率谱密度Se(f)为：信号带宽内的量化噪声功率为：M增加，Pe减小1.Σ-∆ADC简介Σ-ΔADC在信号带宽内的最大信噪比：

随着过采样率M增加，信号带宽内的量化噪声功率减少，SNR增加，有效位数（ENOB）增加。10噪声整形技术（Noiseshaping）1.Σ-∆ADC简介

利用高通滤波器将信号带宽fb内的量化噪声进一步衰减，而保持信号能够正常通过，可进一步提高信号带宽内的信噪比，从而提高过采样ADC的变换精度。量化噪声被高通滤波器整形，在信号带宽fb内的量化噪声被减小。11

2.Σ-∆调制器

在Σ-ΔADC中，过采样与噪声整形的功能均在Σ-Δ调制器（量化器）中实现，Σ-Δ调制器是Σ-ΔADC的核心电路模块。

下面从增量调制的原理出发，然后逐步引入Σ-Δ调制器的结构和工作原理。过采样与噪声整形12

2.Σ-∆调制器

调制信号Xn(t)的产生：根据前一个采样周期Δt结束时的Xa(t)与Xn(t)的相对大小，来决定下一个采样周期Δt内Xn(t)的值，如果Xa(t)>Xn(t)，则给Xn(t)增加一个Δ电压值，如果Xa(t)<Xn(t)，则将Xn(t)减小一个Δ电压值。

增量调制的编码方式为：当Xn(t)增加一个Δ时输出编码为1，减小一个Δ时输出编码为0。显然，调制信号Xn(t)的两相邻阶梯之间的差值被限制在Δ范围内，当Δt足够小时，且输入模拟信号Xa(t)变化较慢时，Xn(t)可以近似表示Xa(t)。1-bit增量调制的思想Δt和Δ越小，Xn(t)与Xa(t)的接近程度越高，当Δt和Δ都趋向于0时，Xn(t)与Xa(t)就完全相同。

13

2.Σ-∆调制器

1-bit增量调制器的结构将模拟输入电压Xa(t)与调制信号Xn(t)的差值e=Xa(t)-Xn(t)，输入到量化编码器进行编码，若e<0，输出编码为1，若e>0，则输出编码为0。积分器用来产生调制信号Xn(t)，每隔一个采样间隔Δt，根据输出编码的值决定在积分器输出电压的基础上增加或者减小一个Δ电压值。如果输出编码为1，则积分器的输出减小一个Δ电压值，如果输出编码为0，则积分器的输出增加一个Δ电压值。量化编码器的采样频率为fs（fs=1/Δt）14

1-bit增量调制器的过载量化噪声当输入模拟信号Xa(t)的斜率发生陡变时，由于每个采样间隔Δt内，阶梯信号Xn(t)只能增加或减小一个Δ电压值，导致Xn(t)跟不上Xa(t)的变化，形成了很大的失真，这种失真称为过载现象，由此产生的误差称为过载量化噪声。

积分器的输出信号上升或下降的斜率是固定不变的，其斜率为D=Δ/Δt=fsΔ，它称为调制器的最大跟踪斜率。当输入模拟信号的斜率超过D时将发生过载现象。假定输入模拟信号为Xa(t)=Asin(2πfat)，则其斜率的最大值为2Aπfa，因此为了不发生过载现象，必须满足：2Aπfa≤fsΔ。输入信号频率越高，允许的最大输入幅值A越小。

2.Σ-∆调制器15

1-bit增量调制器的改进对于前面所述的增量调制器，为了不发生过载失真，输入信号的允许最大幅值与输入信号的频率有关。为了克服这一缺点，在增量调制器的前端增加一个积分器。假定输入模拟信号为Xa(t)=Asin(2πfat)，则Xi(t)的最大斜率为A，因此为了不发生过载现象，只要满足A≤fsΔ即可。此时，输入信号的允许最大幅值与输入信号的频率无关。

2.Σ-∆调制器16一阶Σ-∆调制器的基本结构两个积分器合并1-bit增量调制器中同时存在对误差求增量（Δ）与求和（Σ）的运算，故称为Σ-Δ调制器。17

一阶Σ-∆调制器的基本结构一阶Σ-∆调制器的离散线性模型

为了便于在离散域实现Σ-Δ调制器，需要将上述一阶Σ-Δ调制器的结构转换为其离散线性模型（z域）。图中，量化器用量化噪声eq[n]表示，积分器用离散形式的累加器表示，1-bitDAC的传递函数用单位增益表示。18

一阶Σ-∆调制器的基本结构一阶Σ-∆调制器的离散线性模型积分器的时域输入-输出关系为：v[n]=e[n-1]+v[n-1]，则其z域的传递函数为：由于Y(z)=V(z)+Eq(z)，E(z)=X(z)-Y(z)，

19

一阶Σ-∆调制器的基本结构

噪声传递函数（NoiseTransferFunction，NTF）

20

一阶Σ-∆调制器的基本结构

当频率在0~fs/2之间时，由于噪声的传递函数具有高通滤波器的特性，可使量化噪声的低频成分被衰减，高频成分被增大，即实现了噪声整形（Noiseshaping）。量化噪声的高频成分最终可用低通数字滤波器滤除，从而可实现高精度的A/D变换，这就是Σ-Δ调制器的噪声整形原理。噪声传递函数21

一阶Σ-∆调制器的基本结构

M为过采样率（fs=2Mfb），显然，M越大，输入信号带宽内的量化噪声功率越小。22

一阶Σ-∆调制器的基本结构

对于1-bitΣ-Δ调制器，其输出y[n]只可能有两个值：1或0。除非输入信号恰好是这两个值中的一个，否则输入和输出是不可能相等的，这样输入和输出之间就存在一个误差e[n]。

假设输入信号x[n]是一个直流信号，如果输出y[n]=1，则表明输入信号比输出小，此时的误差e[n]是一个负值，e[n]经过积分器的累积产生v[n]。经过若干个时钟周期后，当负的误差积累得足够大时，就会使输出y[n]=0（输入信号比输出大）。由于y[n]=0，将使误差信号e[n]为正，同样当正的误差积累得足够大时，又会使输出y[n]=1。

经过平均，由于正负误差相互抵消，使得输入输出之间的误差不断减小。经过一段时间后，1和0出现的密度就代表了直流输入的值，输入的值越大，出现1的几率就越大，反之出现0的几率就越大。因此，输出y(n)是一个1-bit数字码流，它的平均值就是输入的近似值。23

一阶Σ-∆调制器的基本结构输入为直流信号（5/9）时Σ-∆调制器的输出

输入Xa(t)=5/9采样点数24输入为正弦信号时Σ-∆调制器的输出

采样点数

一阶Σ-∆调制器的基本结构25

一阶Σ-∆调制器的基本结构一阶1-bitΣ-∆调制器的电路实现该电路由1-bit量化器（锁存比较器，动作频率为fs）、1-bit开关电容DAC以及一个积分器组成。积分器由开关电容电路实现。26

一阶Σ-∆调制器的基本结构Φ1和Φ2为一对互补的CMOS开关。当Φ1闭合时（Φ2断开），电容C1对输入电压Vin进行采样，A点的电荷QA=-C1Vin；当Φ2闭合（Φ1断开）时，接入DAC的输出电压VDAC，电容C1上的电荷重新分配（OPAMP的反向输入端为虚地），此时A点的电荷QA=C1(0-VDAC)+C2(0-VB)。由于A点的电荷守恒，可求得积分器的输出电压VB为：如果令C1=C2，积分器的离散域输出电压可表示为：

该电路可实现对误差求增量（Vin与VDAC的差值）以及求和（积分）的运算。27

一阶Σ-∆调制器的基本结构一阶1-bitΣ-Δ调制器电路中各点电压的波形示意图（Vin=+Vref/4）28

2.Σ-∆调制器

进一步提高Σ-∆ADC分辨率（有效位数）的其它措施：随着过采样率M、量化bit数以及Σ-∆调制器的阶数的增加，Σ-∆ADC的SNR和有效位数提高。但是，提高过采样率M，但将导致电路高速化采用高阶、多级Σ-∆调制器采用多位量化器29

2.Σ-∆调制器采用高阶、多级Σ-∆调制器二阶Σ-Δ调制器在一阶Σ-∆调制器的前馈支路中增加一个积分器，则可形成二阶Σ-∆调制器

30

2.

Σ-∆调制器采用高阶、多级Σ-∆调制器

Σ-Δ调制器的阶数L越高，信号带宽内的量化噪声传递函数幅值越小。因此，采用高阶Σ-∆调制器，可以更加有效地实现噪声整形，使得信号带宽内的量化噪声的功率密度显著减小。但是，高阶（三阶及以上）的Σ-Δ调制器的稳定性能变差，为此，需要引入多级Σ-∆调制器。31

2.Σ-∆调制器采用高阶、多级Σ-∆调制器

多级Σ-∆调制器，称为MASH（Multi-stagenoiseshaping）方式Σ-∆调制器，它是将多个低阶Σ-∆调制器级联而形成的，这种结构可提高高阶Σ-∆调制器的稳定性。

例如，由于一阶和二阶Σ-∆调制器的稳定性较好，可将多个这种低阶的Σ-∆调制器级联，即可形成一个高阶的Σ-∆调制器，这种多级Σ-∆调制器既具有高阶的噪声整形效果、又具有良好的稳定性。32

2.

Σ-∆调制器采用多位量化器

前面讨论的均为1-bitΣ-Δ调制器，采用多位（Multi-bit）量化器（4~6-bit），可提高Σ-Δ调制器的SNR。过采样ADC在信号带宽内的信噪比SNR为：

随着量化器的位数N增加，ADC的SNR提高。或者，在ADC的SNR确定的前提下，采用多位量化器后（N增加），可以相应降低高阶Σ-∆调制器的阶数或过采样率M，有利于设计稳定的Σ-∆调制器。

但是，对于采用多