计算机组成原理复习习题

第8页共9页第9页共9页组成原理期末复习题一、单项选择题1．对于二进制码10000000，若其值为0，则它是用【D】表示的；若其值为-128，则它是用【C】表示的。A．原码 B．反码C．补码 D．移码2．设机器数字长为16位（含1位符号位），若用补码表示定点整数，则最大正数为【C】。A．1-215 B．1-2-15C．215-1 D．2153、两补码数相加，采用l位符号位，当【D】时，表示结果溢出。A．符号位有进位B．符号位进位和最高数位进位异或结果为0C．符号位为lD．符号位进位和最高数位进位异或结果为l4．浮点数的表示精度取决于【B】。A．阶码的机器数形式B．尾数的位数C．阶码的位数D．阶码的机器数形式和尾数的机器数形式5.在定点机中执行算术运算时会产生溢出，其原因是【D】。A．主存容量不够B．操作数过大C．操作数地址过大D．运算结果无法表示6.指令系统中采用不同寻址方式的目的主要是【D】。可直接访问外存提供扩展操作码并降低指令译码的难度实现存储程序和程序控制缩短指令长度，扩大寻址空间，提高编程灵活性7．在浮点数中．当数的绝对值太大，以至于超过所能表示的数据时，称为浮点数的【B】。A．正上溢 B．上溢C．正溢 D．正下溢8．补码加减法是指【C】。A．操作数用补码表示，两数相加减，符号位单独处理，减法用加法代替B．操作数用补码表示，符号位和数值位一起参加运算，结果的符号与加减相同C．操作数用补码表示，连同符号位直接相加减，减某数用加负某数的补码代替，结果的符号在运算中形成D．操作数用补码表示，由数符决定两数的操作，符号位单独处理9.动态RAM的刷新是以【B】为单位进行的。A．存储单元B．存储矩阵行B．存储矩阵列D．存储位10．指令寄存器的位数取决于【B】。A．存储器的容量B.指令字长C．机器字长D．存储字长11．单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个操作数常采用的寻址方式是【C】。A．相对寻址方式B．立即寻址方式C．隐含寻址方式D．间接寻址方式12． 指令是【A】。A．发给计算机的一个操作命令B．通常用于构成主存储器的集成电路C．计算机中的—个部件，控制其他部件的工作D．完成操作功能的硬件13．指令周期是指【C】。A．CPU从主存取出—条指令的时间B．CPU执行一条指令的时间C．CPU从主存取出一条指令加上执行这条指令的时间D．时钟周期时间14.主存贮器和CPU之间增加cache的目的是【A】。A.解决CPU和主存之间的速度匹配问题B.扩大主存贮器容量C.扩大CPU中通用寄存器的数量D.既扩大主存贮器容量，又扩大CPU中通用寄存器的数量16.浮点数的表示范围取决于【A】。A.阶码的位数 B.尾数的位数C.阶码采用编码D.尾数采用的编码17．在浮点数运算中，下面的论述正确的是【C】。A．对阶时应采用向左规格化；B．对阶时可以使小阶向大阶看齐，也可以使大阶向小阶看齐；C．尾数相加后可能会出现溢出，但可采用向右规格化的方法进行调整，以得出正确结果；D．尾数相加后不可能得出规格化的数18．在定点数运算中产生溢出的原因是【C】。运算过程中最高位产生了进位或借位参加运算的操作数超出了机器的表示范围运算的结果超出了机器所表示的范围寄存器的数量太少20．指令执行时无需再访问内存寻找操作数的寻址方式是（C）。A．间接寻址方式B．直接寻址方式C．立即寻址方式D．变址寻址方式21.在变址寻址中，若变址寄存器的内容是4E3CH，给出的偏移量是63H，则对应的有效地址是【D】。63HB.4D9FH4E3CHD.4E9FH22．下列说法中不正确的是【A】。A．多体交叉存储器结构是为了扩大存储器的容量B．主存与CACHE之间信息交换的单位是数据块C．高速缓存具有较高命中率是利用了程序的局部性原理D，在CACHE的全相联映象方式中，CACHE块的标记字段记录的是调入的主存块号二、分析计算题1．某浮点数字长16位，问：(1)写出十进制-11.5的规格化浮点数形式表示，具体要求是阶码用4位二进制移码(其偏置值为23)，尾数用12位原码(含数的符号)；(2)写出上述格式定义的规格化浮点数所能表示的最大与最小的正数和绝对值最大与最小的负数的值；解：（1）首先将十进制转换为二进制数：-11.4=-1011.1，并用规格化形式表示：-0.10111000000×24。阶码用4位二进制移码，尾数用12位原码（含数的符号），则浮点数的形式：1100；1.10111000000。（2）最大正数：（1-2-11）×27。最小正数：2-1×2-82．一个1K×4位的动态RAM芯片，若其内部结构排列成64×64形式，且存取周期为0.1μs。（1）若采用异步的方式，刷新信号周期应该取多少？（2）若采用集中刷新，则对该存储芯片刷新的死时间是多少？解：(1)采用异步刷新方式，对排列成64×64的存储芯片，需在2ms内将64行各刷新一遍，则刷新信号的时间间隔为2ms/64=31.25μs，故取刷新周期31μs。(2)采用集中刷新，对64×64的芯片，需在2ms内集中64个存取周期刷新64行。根据题中给出的存取周期为0.1μs，即在2ms，内集中6.4μs刷新，3．有两个浮点数A=0.1010×2-3，B=0.1110×2-2，设阶符1位，阶码3位，数符l位，尾数4位，按照浮点数用补码运算规则计算X+Y的值。解：如果尾数和阶码都用补码表示，规格化后的值如下：[A]补=1101，0.1010[B]补=1110，0.1100A+B的计算步骤如下：（1）对阶：[Δe]补=[eA]补-[eB]补=1011+0010=1111即Δe=-1，表示B比A大，所以A尾数要右移一位，得到[A]补=1101，0.0101。（2）尾数求和：得到[A+B]补=1110，01.0011，由于尾数出现01.XXX的模式，表示浮点数尾数求和的绝对值大于1，向左破坏了规格化，所以将尾数运算结果右移一位，阶码加1，得[A+B]补=1111，00.1001，故A+B=0.1001х2-1。4． 设主存容量1MB，高缓存容量16KB，块的大小为512B。若采用直接映象方式，请分析以下问题：(1)写出高速缓存地址格式；(2)写出主存地址格式；(3)主存地址为12345H的单元应映象在高速缓存中的什么位置?其块标记的内容是什么？[解]本题考查的是高速缓存存储器的地址格式和直接地址映像方式。(1)高速缓存容量16KB，16KB=214B，所以高速缓存地址为14位：块的大小为512B，所以块内地址为9位，块地址为5位。(2)主存容量1MB，1MB=220B，所以主存地址为20位；块的大小为512B，所以块内地址为9位，块地址为5位，区号（块标记）为6位。在直接映射方式下，主存中的第10010001块影像到高速缓存中第10001块，标记为区号：000100三、简答题1．使用20位数码寄存器(含1位符号位)，若采用补码能表示二进制定点整数的数值范围多大?若采用原码能表示二进制定点整数的数值范围多大?二者的区别是什么？解：以原码、反码进行数据表示时，数值范围为-(219-1)～219-1；以补码、移码进行数据表示时，数值范围为-219～219-1。可见补码、移码表示的数据个数比原码、反码表示的数据个数多一个。2．在浮点数运算中，什么是上溢？什么是下溢？应如何处理？【答案】：当浮点数运算结果的阶码值太大，以至于超出所能表示的最大值，这就称为上溢。应该作为出错处理。若浮点数的阶码值太小，超出所能表示的最小负数，这就是下溢。下溢是可以作为机器零来处理。3．什么是指令周期、机器周期和时钟周期，三者有何关系?【答案】：指令周期是CPU取出并执行一条指令所需的全部时间，即完成一条指令的时间。机器周期是所有指令执行过程中的一个基准时间，通常以存取周期作为机器周期。时钟周期是机器主频的倒数，也可称为节拍，它是控制计算机操作的最小单位时间。一个指令周期包含若干个机器周期，一个机器周期又包含若于个时钟周期，每个指令周期内的机器周期数可以不等，每个机器周期内的时钟周期数也可以不等。4．根据操作数所在的位置，指出其寻址方式。操作数在寄存器中，是什么寻址方式。操作数地址在寄存器中，是什么寻址方式。操作数在指令中，是什么寻址方式。操作数地址在指令中，是什么寻址方式。操作数地址为某一寄存器中的内容与位移量之和，可以是什么寻址方式。四、综合应用题1.设某计算机有变址寻址、存储器间接寻址和相对寻址等寻址方式，设当前指令的地址码部分为001AH，变址寄存器中的内容为23AOH。(1)当执行取数指令时，如为变址寻址方式，则取出的数为多少？(2)若为存储器间接寻址，取出的数为多少?(3)若采用相对寻址，且PC的内容为1F05H，当执行转移指令时，转移地址为多少？已知存储器的部分地址及相应内容，见下表。存储单元地址与内容地址内容001AH1F05H1F1FH23A0H23BAH001AH1F05H1F1FH23A0H23BAH23A0H2400H2500H2600H1748H解：(1)这是一种数据寻址(变址寻址)，操作数S=((Rx)+A)=(23AOH+001AH)=(23BAH)=1748H。(2)这也是一种数据寻址(间接寻址)，操作数S=((A))=((001AH))=(23AOH)=2600H。(3)这是一种指令寻址，转移指令使用相对寻址，转移地址=(PC)+A=1F05H+001AH=1F1FH。2．下图为用8片2114构成的8的存储器，与8位的微处理器相连，试分析：(1)采用的是什么扩展方式？片内地址是多少位，片选地址是多少位？（2）每一组芯片的地址范围是多少？（3）有地址重叠的情况吗？解：(1)芯片组的容量为1024B，地址范围为000H-3FFH，地址线数目10根(A9～A0)。(2)根据图1所示的连线，各芯片组的片选端由地址线A15、A14进行泽码。芯片组内地址线为A9～A0，A13～A10空闲，即为任意态。假设A13～A0为全0，4KBRAM的寻址范围分别是：第0组0000H～03FFH第1组4000H～43FFH第2组8000H～83FFH第3组C000H～C3FFH这4KB存储器的地址空间是不连续的。(3)由于A13～A10没有参与译码(部分译码)，所以存储器存在地址重叠现象。3．下图是CPU 与主存的连接图，请