JNU-EIST-数字电子技术基础课后习题答案-第4章习题解答

第4章同步时序电路分析与设计

习题4

4-1解状态图如图4-4所示。逻辑功能：自启动模5同步计数器。

计数器；当X=1时，为模4减法计数器。

4-3解表4-5

nn

rj=x产=X”Q；

Z"=X〃Q；Q；J'---------01

IK：=二*QJQ(\

0000/010/()

[。产=x〃还+x0100/011/0

1000/001/0

5]=x〃夕+x玄1100/011/1

Q产Qn+,/Zn

状态表如表4-5所示，状态图及工作波形如图4-8所示。o

逻辑功能：重叠型“1111”序列检测器。

电路类型：米里型。

4-4解

产"=Q；

声向=Q：+X"6百

E"=函

br=%=必+芹y〃还5=Q；；

状态表如表4-6所示，状态图及工作波形如图4-10所示。

表4-6

\XnYn

00011011GnEnLn

QinoX.

0000011000010

0101010101001

1010101010100

1111111111101

Qin+,Qon+,

逻辑功能：高位先入的串行二进制数比较器，其中G、E、L为1分别表示X>Y、X=Y、

X<Yo电路中，11为多余状态。

电路类型：摩尔型。

XT

QiQu/GEL

图4-10

4-5解

J2=1[4=qrJ0

(1)

K；=Go,K：=运

产=透+迹

V。7=谈谈+0R

-Q『=Q：

逻辑功能：自启动模5同步计数器;

（2）当ABOOU时，卜=。2+豆+豆，若将Y同时反馈连接至各个触发器的异步清0

端R,则电路将遇0H异步清0。根据图412所示的状态图，此时电路的有效循环中只包

括000、110、111三个稳定状态，因此功能上构成模3同步计数器。

4-6解本题中，4位二进制加法器7483作为1位二进制数全加器使用，因此，可

以写出电路的次态方程和输出方程如下：

Q,,+i=Dn=AlBn+A,lQH+BnQnZ"=A"㊉8"㊉。"

电路的状态表和状态图分别如表4-8和图4-14所小。

11/0

表4-8

\AnBn00/0

00011011

(y\

00/00/10/11/0

i0/11/01/01/1

Qn+1/Zn

图4-14

电路功能：串行二进制数加法器。其中，Z为“和”输出，Q保存进位。

4-13解原始状态图和原始状态表分别如图4-21和表4-12所不。

表4-11

表4T2

01

01

So(000)So/oSi/0

A

Si(001)S2/0S3/0A/0B/0

S2(010)S.t/oS5/1Bc/oB/0

83(011)s6/lS7/0cD/0B/0

Si(100)So/oSi/oDA/0E/l

S5(101)S2/0S3/0EC/0E/l

S(110)S.,/0S5/1

6snfl/zn

Svdn)S6/0S7/0

s'"7zn

图4-21

4-14解原始状态图和原始状态表分别如图4-22和表4-13所示.

01/0

表4-13

770n

00011011

AB/0A/0A/0B/0

BC/0A/0A/0C/0

CC/0D/lD/lC/0

01/0DB/0A/0A/0B/0

10/0;n+7zn

4-15解采用状态定义法，定义A为收到XiXo=OO.B为收到X!Xo=01,C为收到XiX0=10,

D为收至UX1X°=11,根据题意得到原始状态图和原始状态表分别如图4-23和表4-14所示。

表4-14

sn\00011011

AA/00B/10C/10D/10

BA/01B/00C/10D/10

CA/01B/01C/00D/10

DA/01B/01C/01D/00

sn+7zn

表4-15

x.xn

01

图4-23So(000)So/oS1/0

4-16解采用列表法,得到原始状态表如表4-15所Si(001)S2/0S3/0

S2(010)S.t/oS5/0

ZJNO

S3(011)S6/0S7/1

sxioo)So/0s,/o

4-17解

S5(101)S2/0S3/1

表4T6(a)的最大等价类为(A),(B,D),(C),(E,

S6(110)S.,/0S5/1

F),合并后的最简状态表如表4T7(a)所示；

S7(lll)S6/lS7/1

表4-16(b)的最大等价类为(S。)，(S.),(S2,S5),

(S3,S4),合并后的最简状态表如表4T7(b)所示(S6有去

无回，删除);

表4-16(c)的最大等价类为(A,G),(C,D),(B,E,F),合并后的最简状态表如

表4T7(c)所示。

表4-17(a)表4-17(b)表4T7(c)

0101000110

AA/0C/OSoSo/0s./oAA/0c/oC/l

So/0

Bc/oE/0s.s2/oBB/0A/lB/l

S/0S/l

cB/0E/ls223cA/lc/oA/l

EB/lC/0S3S3/1S2/0Sn+,/Zn

sn+7zni+i

4-18用隐含表法化简表478所示各状态表，找出最大等价类，列出最简状态表。

解

表4-18(a)的隐含表如图4-24所示,

最大等价类为(A,F,H),(B,C),(D,

E)(G有去无回，删除)。最简状态表如表

4-19所示。

图4-24

表4-18(b)的隐含表如图4-25所示,最大等价类为(So,S6),(SuS2),(*,S5)(S,

有去无回，删除)。最简状态表如表4-20所示。

Si

表4-20

\XinXon

00011011

S2

SoSo/0s)/os1/oS3/0

SiSo/1s,/oS3/1So/0

S3

S3So/0S1/0S3/0S1/1

s"+7zn

S.,

Ss

SBx

SoSiS.(S5

图4-25

4-19解该电路的原始状态图和原始状态表分别如图4-26和表4-21所小。

表4-22

\xn

01

AB/0C/l

BD/0E/l

CF/lD/0

DA/0A/l

EA/lA/0

Snq/7.n

从表4-21可见.状态D、G等价.状态E、F也等价°由此得到最简状态表如表4-22

所示。

4-20解串行奇偶校验电路只需要记住接收码组的数位和奇偶性即可，其原始状态

图和状态表分别如图4-27和表4-23所示。经检查，该状态图和状态表已经最简。

表4一23

01

AB/0c/o

BD/0E/0

CE/0D/0

DF/0G/0

EG/0F/0

FH/0I/O

GI/OH/0

HA/lA/0

IA/0A/l

s,,+7zn

4-21某同步时序电路对低位先入的串行8421BCD码进行误码检测，每当检测到一个

非法码组时，在输入码组的最后一位到来时电路输出k1,其它情况下输出Z=0。一个码组

检测完后，电路回到初始状态，准备检测下一个码组。已知每个码组输入前都有1个“1”

作为起始标志，各码组间可能插入“0”串。试画出该电路的原始状态图，并求出最简状态

表。

解该电路的原始状态图和原始状态表分别如图,1-28和表4-24所示。之所以采用这

种篱笆状结构，是因为电路不仅需要记住数码，而且需要记住数位。

0/0

图4-28

从表4-24可见,该电路的最大等价类为（A）、（B）、（C.D）、（E.G）、（F.H）、（LJ.

K,M,N,P）、（L,Q）。状态合并后的最简状态表如表4-25所示。

表4-24

Xxn表4-25

01

01

AA/0B/0

BD/0C/0AA/0B/0

CF/0E/0BC/0C/0

DH/0G/0CF/0E/O

EJ/oI/OEI/OI/O

FL/0K/0FL/0I/O

GN/0M/0IA/0A/l

HQ/0P/0LA/0A/0

n4,n

TA/0A/l；/z

JA/0A/l

KA/0A/l

LA/0AO

MA/0A/l

NA/0A/l

PA/0A/l

QA/0A/0

,n+l/7n

4-22解本序列检测器检测的基本序列为“()110()”，因此，利用树干分枝法可以得

到其原始状态图和状态表分别如图4-29和表4-26所示。从表4-26可见，状态D、F等价,

化简后的最简状态表如表4-27所示。

表4-27

X01

AB/0A/0

1/0BA/0C/0

CB/0D/0

DE/0A/0

ED/lC/0

Sn+1/Zn

4-23解电路的原始状态图和状态表分别如图好30和表4-28所示。

C0/0

表4-28

\XnYn

SnX\00011110

AA/0B/0A/0B/0

BB/0C/0B/0C/0

CC/0D/0C/0D/0

DD/0A/lD/0A/l

snf,/zn

表4-28已经是最简状态表，采用如下的状态分配方案：A一一00,B一一01,C一一11,

D一一10,得到编码状态表如表4-29所示。

表4-29

\XnYn

Qi哈、00011110

0000/001/000/001/0

0101/011/001/011/0

1111/010/011/010/0

1010/000/110/000/1

Q.n+1QonH/T

利用卡诺图，可以得到D触发器的激励方程和输出方程为:

［邛=Q产=Q；（x〃㊉y〃）+&Yx〃㊉y〃）

J/=Q;『=Q;;（X〃㊉y〃）+谈（X〃㊉y〃）

=Q；a（x"㊉Y"）

由此画出电路的逻辑图如图4-31所示。

图4-31

4-24用JK触发器和PLA设计一个同步时序电路,其输入X和Y为两个高位先入的串

行二进制数，其输山Z为X和Y中较大的数。

解电路的状态图和状态表分别如图4-32和表4-30所示。

表4-30

10/1

snXx00011110

■\A/0C/lA/lB/l

BB/0B/0B/lB/l

c

00/0,01/0C/0C/lC/lC/0

10/0,11/1n+n

10/1,11/17z

图4-32

状态分配如下：A-----00,B------01,C------10,得到编码状态表如表4-31所不。

表4-31

QinQ?\00011110

0000/010/100/101/1

0101/001/001/101/1

11中①/①中①/①中CD/CD中中/中

1010/010/110/110/0

Qin，,Qon，1/Zr,

利用卡诺图化简，得到输出和次态方程为:

心“=Q：；Y〃+Q：X"

<Q[

0=名+0回x〃y〃

使用JK触发器的激励方程为：

J：=X“Y"Q：；cJ^=XnYnQ'；

K；二0g=0

逻辑图如图4-33所示°为了保证正常工作，加电后应首先异步清0。

4G—e

.—<1-X

——

——IB-

—

-

清0

・u-

-CLK

Qo

1—

-L>

0原

Q.

1—=S

U

£>>C1

0一IKQ1

R

£>Z

图4-33

4-25解该变模同步计数器的编码状态图和激励表分别如图4-34和表4-32所不。

利用卡诺图化简得激励方程和输出方程分别为：

产二X〃㊉2

Z〃=X“Q：a+Q；Q；

本电路在X=0时存在一个多余状态“11”，经检查，在此情况下的次态为“10”，输出

为1。因此，电路可以自启动。电路的逻辑图如图4-35所示。

表4-32

nnnn+Qn+1nnn

XQiQ（）Q1TiToZ

00010101

00100010

01001110

011(D①①(D①

10001010

10110110

11011010

11100111

图4-35

4-26解用X作时钟，以74162为核心设计一个序列周期为7的序列产生器，即可

方便地产生Z输出序列。序列输出表如表4-33所示，电路的逻辑图如图4-37所示。

表4-33

QcQHQAZ

000X

001

010X

0110

1000

1011

1101

图4-37

4-27解本控制电路实际上是一个周期为13的序列产生渊，要产生的序列为

IHOOlOOlOOOlo

输入时钟频率:fCLK=5Hz；

亮灭频率：fB=l./2=0.5Hz；

分频次数：N=5/0.5=10o

该控制电路的逻辑图如图4-39所示。其中，左侧74163实现10分频，右侧74163实

现序列周期控制。

图4-39

4-28解该序列产生器的原始状态表如表4-34所示，采用如下的状态编码:

A——000B——001C----010

D--011E--100F——101

74163的控制激励表如表4-35所示。从该表可以直接求得：

C=Q

AP=\表4-34

n

B=XZ=X+QC+QA\x

T=\01

A=Qss\

AB/0A/0

BA/0C/0

CB/0D/0

DE/0A/0

EF/lC/0

FE/0A/0

sni7zn

表4-35

现态次态T作梢忧激励输出

QcQBQR工作模式

QcQuQAXCLRLDPTCBAZ

0000001计数1111①①①0

0001000清00(D①(D①(D(D0

0010000清00①①①①①①0

0011010计数i111中中中0

0100001置数10⑦①0010

0101011计数1111①①①0

0110100计数1111⑴中⑴0

0111000清00①①①①①①0

1000101计数1111(D(D(D1

1001010置数10o00100

1010100置数10①①1000

1011000清00①①①①(D①0

1100)000中①①①①(I)①①0

1116(I)①(D①(D(D0(D(D(D(I)①

CLR和LQ直接用8选1数据选择器产生，数据选择表如表4-36所示。注意，为了

电路能够自启动，当电路处于110和111这两个多余状态时，表4-36中选择

电路的逻辑图如图4-40所示。

表4-36

QCQBQACLRLD

000X1

001X1

0101X

011X2

1001X

101X0

11001

11101

图4-40

429解不可重叠的“1101”序列检测器的最简状态图如图442所示，与图441

所示的模块状态图进行比较可见，必须采用以下的状态编码，才能用该模块予以实现：

A——00,B——01,C——10,D——11

列出模块的控制激励表，如表4-37所示。用卡诺图化简，得到激励和输出表达式为:

表4-37

1QinQonXn

QJ"Qon+1znEnC"

0000000中

00101011

010000中0

01110011

10011011

10110001

110000①0

11100111

[E〃=（X『2"）+£

\c"=x”而

1Z”=X〃Q：Z（直接使用芯片的Z输出）

由此得到由该模块实现的不可重叠的“1101”序列检测器电路如图4-43所示。

CLK

图4-43

4-30解状态划分和状态图如图4-44所示。根据状态图，可以直接画出用74194

和八选一数据选择器实现的移位型“11101000”周期序列产生器电路如图4-45所示。

图4-44

图4-45

4-31解该序列产生滞虽然也只有8个状态，但不能采用常规的3位状态编码，

因为如果这样，第1个和第2个状态都将是“000”，无法区分，因此必须采用4位状态编

码。状态划分和状态图如图4-46所示，74194的左移数据输入端瓦的卡诺图和序列产生器

电路如图4-47所示，图中使用了四选一数据选择器来产生D.的串行输入数据。

00001101000011

图4-46

00011110

0011||00DoS

()10|中11

D|=Q(

11①0①①

D3=O

1000

D2=O

图4-47

4-32以74194为核心设计一个节日彩灯控制电路，彩灯由红、黄、绿、蓝四种颜色

的灯泡按红、黄、绿、蓝、红、黄、绿、蓝.....的规律相间排列构成。要求按照红、黄、

绿、蓝的次序每次点亮一种颜色的彩灯，点亮时间为1秒，且可用时钟频率为4Hz。

解输入时钟频率fcLK=4Hz,彩灯亮灭时钟频率fL=lHZ,因此首先需要进行4分频，

这可以用1片74194接为模4扭环形计数器来实现。另外，由于4种颜色的彩灯每次只依

次点亮1种颜色的彩灯，因此可用1片74194按照右移方式来控制彩灯的亮灭。彩灯控制

电路如图4-48所示，其中左侧74194进行4分频器，右侧74194控制彩灯亮灭，或非门用

于保证正常工作后右侧74194中只有1个“1”，使4种彩灯依次亮灭。

图4-48

4-33解首先根据移位寄存器的特点进行状态分配：A—00,B—01,C—lbD—10,

然后列出74194的控制激励表如表4-38所示。观察表4-38,可以直接得到：

=Qc

Z：=Q2㊉£

CLR=1

M°=0

他和田的表达式比较复杂，所以直接用四选一数据选择器来实现，它们的数据选择表

如表4-39所示。根据上述表达式和数据选择表，画出以74194为核心构成的电路如图4-50

所示。

表4-38

现态输入次态工作激励输出

Si(QcQn)XYSi(QcQn)方式CLRMiMoDRABCDZiZo

00A(00)保持100①①①①①

A(00)01A(00)保持100①中①中中00

10B(01)左移1101①①①①

10B(01)左移1101①①①①

00B(01)保持100①①①①①

01C(ll)左移1101①①①①

B(01)