《计算机组装与维护》课件第4章

第4章内存4.1存储器概述4.2内存条的安装与拆卸4.3存储系统的层次结构 4.4内存技术4.5高速缓冲技术 4.6内存技术发展趋势 小结内存又称主存储器，主要用于存取计算机的程序和数据。在计算机中，一般用半导体存储器作为主存储器(见图4-1)，存放当前正在运行的程序和数据。确切地说，主存储器是动态随机存储器(DynamicRandom-AccessMemory，DRAM)，俗称内存条。内存直接影响到计算机系统的稳定性和整机性能。

图4-1早期的DIP封装的DRAM和笔记本内存条(144线SODIMM)

DRAM只能将数据保持很短的时间，为了保持数据，DRAM必须每隔一定时间(毫秒级)刷新(refresh)一次。如果存储单元没有被刷新，数据就会丢失。当然，在主板上还使用了其他种类的半导体存储器，如静态随机存储器(SRAM)，通常又称为高速缓冲存储器(Cache)。随着计算机技术的发展，高速缓存已集成到CPU中。硬盘、磁盘、磁带、光盘作为外存储器或辅助存储器(见图4-2)，存放了当前不运行的大量程序和数据。4.1存 储 器 概 述

图4-2HPSurestoreDat818自动加载磁带机及硬盘、光盘

RAM一般分为DRAM、SRAM两大类。RAM需要加电来保存数据，一旦失电，数据将消失，所以又叫易失性存储器。

半导体存储器可随机访问任一单元，通过地址总线来确定所访问的存储器单元。DRAM通常由行地址和列地址确定；SRAM由线性地址直接确定；辅助存储器一般为串行访问存储器，每一存储单元存放在不同的物理位置上，访问指定信息时需要找到信息所存储的物理位置，读/写时需要按顺序一位一位地进行。串行存储器又可分为顺序存取存储器和直接存取存储器。例如：磁带上的信息以顺序的方式存储在磁带上，读/写时要待磁带移到合适的位置后才能顺序地读/写，需要耗费很多的时间，这称为顺序存取存储器；而磁盘存储器对信息的存取包括两个操作：①磁头直接移到信息所在区域(磁道)，②从磁道的合适位置开始顺序读/写，所以磁盘就是串行直接存取存储器。4.1.1半导体存储器的分类

半导体存储器分为非易失性存储器和易失性存储器(RAM)两种。非易失性存储器内存储的信息不会因停电而改变；易失性存储器(RAM)存储的信息可随时改写，停电后存储器内保存的信息将丢失。EEPROM和FLASH是一个特例，从改写特性看，它们是RAM，从存储特性看，它们是ROM，它们仍属非易失性存储器。

随机存储器在计算机运行时可随时读出和写入信息，所以又称为可读写存储器。如果电源断电，其内部信息立即丢失。随机存取存储器用来存放现场输入数据、计算机采集的信息、运算结果和要输出的数据等。

RAM按照其基本存储电路的结构和特性，分为静态RAM(SRAM)和动态RAM(DRAM)两大类。内存的种类很多，有不同的分类方法，常见的分类如下。

1.内存按组成结构分类

按照插座结构分类，内存可分为SIMM、DIMM两类。

按内存模组外观分类，内存可分为30线、72线、80线、100线、144线、168线、184线、200线、240线和卡式、插座式等类。

按芯片类别分类，内存可分为FPM、EDO、SDRAM、RAMBUS、DDR、DDR2、DDR3等类。

按综合性能分类，内存可分为普通(无任何特殊功能)、带校验(自动检错)、带纠错(自动纠错)等三种。

各种规格内存芯片如表4-1所示。表4-1各种规格的内存芯片汇总表2.内存按存储器特性分类

内存按存储器特性分类：

1)非易失性存储器(Non-VolatileMemory，NVM)

掩膜ROM(ReadOnlyMemory)：由生产厂家用最后一道掩膜工艺来写入信息，用户不能再作更改。掩膜ROM集成度高，制造成本低，适合用于定型产品的大批量生产。

可编程ROM(PROM)：芯片在出厂前未写入信息，用户使用时可根据要求自行写入信息(即编程)(见图4-3)。编程是在专用编程器上实现的，一旦编程后，芯片的内容不能再作更改。紫外线可擦除可编程存储器(ErasableProgrammableRead-OnlyMemory，EPROM)：可用编程器进行编程，也可用紫外线擦除其内容，如图4-4所示。当需要修改存储内容时，先移除芯片窗口上的遮盖物，将芯片放在专用的擦除器中，用紫外线照射芯片窗口使其MOS电路复位，则原存信息被擦除，然后重新编程，这样可反复使用。EPROM常见于一些早期的主板和显卡上。EPROM芯片的内容要专用的设备才能擦除，因而它就不怕CIH病毒，写入数据时，需要专用的编程器。EPROM虽较EEPROM价低，但升级不方便，这就是现在的主板为什么都采用EEPROM的原因。

图4-3可编程ROM

图4-4紫外线可擦除可编程EPROM电可擦除可编程存储器(ElectricallyErasableProgrammableRead-OnlyMemory，EEPROM或E2PROM)：现在主板的BIOS都采用这种芯片(又称FLASH)，如图4-5所示。EEPROM最大的特点是擦写方便，只要使用专用的读写程序就可以随时对其进行更新，也就是现在常说的BIOS升级。现在，新产品的出货速度很快，难免有不完善的地方，BIOS升级在所难免。尽管EEPROM价格贵一些，但BIOS仍普遍使用它。EEPROM也有致命的缺点，如遇到像CIH类病毒的攻击，病毒就会对其内容进行更改，造成主板瘫痪；或者升级过程中遭遇停电，同样会导致主板不能正常开机。所以当前主板普遍采用双BIOS。

图4-5FLASH和EEPROM

2)易失性存储器(VolatileMemory，VM)

随机存取存储器(RandomAccessMemory，RAM)又叫易失性存储器。ROM中的信息只能被读出，而不能被操作者修改或删除，故一般用于存放固定的程序，如监控程序等。RAM就是平常所说的内存，可与外部存储器交换信息和作堆栈用，主要用来存放各种现场的输入、输出数据及中间计算结果等。它的存储单元可以读出，也可以写入或改写。RAM由双稳态电路或电容存储信息，所以只能暂存程序和数据，一旦关闭电源或发生断电，其中的数据就会丢失。

现在的RAM多为MOS型半导体电路，它分为静态和动态两种。动态RAM(DRAM)是靠MOS电路中的栅极电容来存储(记忆)信息的。由于电容上的电荷会泄漏，需要定时给予补充(刷新(refresh))，所以动态RAM需要刷新电路。动态RAM比静态RAM集成度高，功耗低，位单位成本低，适于作大容量存储器。所以主存通常采用动态RAM。另外，动态RAM可用于显卡、声卡、硬盘等设备，充当设备的高速缓存或保存程序与数据。静态RAM(SRAM)是靠双稳态触发单元电路来存储(记忆)信息的。静态RAM通常作为主存的高速缓存存储器(Cache)使用。

CMOSSRAM通常叫做CMOS，实际上是用CMOS工艺制造的一种低功耗静态随机存储器。它存储系统参数、时间信息等。纽扣电池提供CMOSSRAM和时钟电路的工作电源。CMOSSRAM、时钟电路的整个工作电流控制在几十微安以内，通常一颗纽扣电池可工作好几年。由于需要特殊工艺制造静态随机存储器，以保持较低的功耗，因此人们习惯于称它为CMOS。与一般的SRAM相比，CMOSSRAM的存取速度较低。金属-氧化物-半导体(Metal-Oxide-Semiconductor)结构的场效应管简称MOS场效应管，有P型MOS管和N型MOS管之分。由MOS管构成的集成电路称为MOS集成电路，而由PMOS管和NMOS管共同构成的互补型MOS集成电路即为CMOS-IC(ComplementaryMOSIntegratedCircuit)。4.1.2半导体存储器的性能参数

内存的容量通常以单位KB、MB或GB(注意：B表示字节Byte，b表示位bit)表示。

位/比特(bit)：这是内存中最小的单位，二进制数序列中的一个0或一个1就是一比特(bit)。

字节(B，Byte)：是计算机中最常用、最基本的存储器单位。一个字节等于8个比特，即1Byte

=

8bit。

千字节(KB、KiloByte)：电脑的内存容量都很大，一般都是以千字节作单位来表示的，1KB

=

1024Bytes。兆字节(MB，MegaByte)：从20世纪90年代开始微机的硬盘和内存等一般都是以兆字节(MB)为单位来表示。1MB

=

1024

KB。

吉字节(GB，GigaByte)：目前市场流行的微机的硬盘已经达到几百吉字节。1

GB

=

1024MB。

太字节(TB，TeraByte)：1

TB

=

1024

GB。

(1)内存条的工作电压。早期的FPM内存和EDO内存条均使用5V电压，现在有使用3.3V的。SDRAM使用3.3V电压。DDR内存使用2.5V电压，采用接口标准SSTL_2I/O。DDR2内存的工作电压为1.8V，采用接口标准SSTL_18I/O。DDR3内存的工作电压为图4-6DDR、DDR2和DDR3的不同缺口位置

1.5V，采用接口标准SSTL_15I/O。DDR4内存的工作电压为1.2V以下。随着工作电压的降低，相同数据传输量的功耗将明显下降。

(2)内存条容量。计算机系统中，内存的容量等于插在主板内存插槽上所有内存条容量的总和。内存容量的上限一般由CPU、主板芯片组和内存插槽决定。特别是内存多通道技术的出现，支持几个通道，就必须选用几根内存条，这样才能发挥多通道技术的作用。目前绝大部分芯片组可以支持2GB或以上的内存，主流的芯片组可以支持4GB或以上的内存。目前内存控制器已集成至CPU，因此，支持的内存条容量将由CPU和主板共同决定。32位操作系统最多只支持4GB内存。

(3)内存条的接口类型与引脚。内存条的接口类型是根据其金手指数量来划分的。金手指是内存条与内存条插槽之间的连接接口。早期的内存是30脚或72脚。对于台式机而言，DDR采用184脚接口，而DDR2和DDR3均采用240脚接口，而且其工作电压和接口均不兼容。DDR、DDR2和DDR3的缺口位置如图4-6所示。

(4)内存条等效主频。内存存取数据的时间，即存储器进行一次完整的存取操作所需要的时间，单位为纳秒。内存上标有-5、-6、等字样，表示存取时间，-5表示50ns，-6表示60

ns，时间越小，速度越快。尽管内存的制造流程在不断改进，但作为单个的DRAM，存取速度提高并不大。

CPU的速度在不断提高，CPU与内存之间的数据交换存在瓶颈。目前主要采用了DDR1、DDR2、DDR3等预提取技术或并行提取技术，可在内存内核频率(100

MHz、133

MHz、166

MHz、200

MHz)变化不大的情况下，实现内存条I/O与CPU接口速度的大幅提升。例如DDR3-1600，数据传输率达1600MT/s，内存条I/O与CPU接口之间主频达800MHz。定义这个频率作为内存主频显然不合适，容易混淆。作为一般用户，只要知道内存条等效主频这个概念就行了，因此可以把DDR3-1600(1600MT/s，每周期传输两次数据)之800MHz定义为内存等效主频。单根内存条数据线为64位，8个字节宽，那么DDR3-1600单根内存条的数据带宽

=

1600

×

8

=

12

800(MB/s)

=

12.8(GB/s)。

(5)

CL-tRCD-tRP参数。CL是CASLatenciestime的缩写，表示列地址选通延时；tRCD是RAStoCASDelay的缩写，表示行地址选通延时；tRP是RowPrechargetime的缩写，表示行预充电时间。

内存条的等效主频越来越高，但内存读取时列地址、行地址选通延时并没有多少变化。以列地址为例，DDR设置的CL值通常较小，一般为2、2.5、3；而DDR2设置的CL值通常较大，一般为4、5、6；而DDR3设置的CL值更大，一般为9、10、11；显然这是因为DDR3内存数据传输时钟频率较高的缘故。DDR3-1600K之CL-tRCD-tRP分别为11、11、11，下面验证其参数的可行性。查SDRAM(EBJ21UE8BFU0-GN-F)之CL值为13.125ns，DDR3-1600之等效主频为800MHz，周期为1.25ns，即CL

=

11

×

1.25ns

=

13.75ns，即CL设定值为13.75ns，大于其实际值13.125ns，符合要求。

(6)内存的奇偶校验。为校验内存存取过程中是否准确无误，每8位配备1位作为奇偶校验，以配合主板上的奇偶校验电路对存取的数据进行准确性校验，这需要在内存条上额外加装一块存储芯片。现在一般不带校验位：一方面是为了降低成本；另一方面，即使知道发生错误也于事无补。内存的稳定性主要靠制造过程和系统参数的正确设置来保证。

(7)内存芯片的封装形式。

DIP(DualIn-LinePackage)：双列直插式封装。

ZIP(Zig-zagIn-LinePackage)：单列直插式封装。

SOJ(SmallOut-LineJ-Lead)：是一种普通的DRAM封装形式，它采用J形的管脚排列在芯片的两边(见图4-7)。

图4-7SOJ封装、TSOP封装和FBGA封装

TSOP(ThinSmallOut-LinePackage)：也是DRAM的一种封装形式，但它的封装厚度只有SOJ的1/3。TSOPDRAM被广泛运用于SODIMM和IC卡式内存。

FBGA：与TSOP封装形式不同，FBGA封装提供了更好的电气性能与散热性，无管脚，这为DDR2和DDR3内存的稳定工作与未来工作频率的提高提供了良好的保障。DDR2和DDR3内存均采用FBGA封装形式。4.1.3内存的选购

内存直接关系到计算机整机的稳定性和其他性能，因此，在选购内存时，必须清楚内存的各项参数和技术指标，下面介绍如何选购内存。

(1)内存速度。选用DDR3-1600还是DDR3-1333，要先看内存控制器是在CPU上还是在北桥芯片上，然后确定支持的内存条类型，看其是否支持多通道技术，确保其数据带宽相匹配。

(2)内存容量。目前，主流计算机的内存一般为1

GB、2

GB和4

GB。对于一般用户，1

GB和2

GB的内存基本满足需求；对于游戏爱好者和图形设计者应配置2

GB和4

GB内存。32位操作系统支持不超过4

GB的内存。

(3)内存条的数量。内存条的数量由系统支持的通道数决定。支持3通道至少需要配3根内存条才能发挥作用。单条内存容量由内存总容量除以通道数，然后取整。

(4)品牌的选择。内存条是由内存颗粒和其他相关电路组成的，而内存颗粒的性能在一定程度上决定了内存性能的好坏。常见的内存颗粒厂商有三星(SAMSUNG，韩国)、美光(Micron，美国)、英飞凌(Infineon，德国)、Hynix(韩国)、南亚(Nanya，中国台湾)、尔必达(ELPIDA，日本)、茂矽(MoselVitelic，中国台湾)、力晶(Powerchip，中国台湾)、华邦(Winbond，中国台湾)、冲电气(Oki，日本)等企业。

较有名的内存条生产商有金士顿(Kingston)、金邦(GEIL)、宇瞻(Apacer)、三星(SAMSUNG)、威刚(ADATA)、胜创(KingMax)、金泰克、南亚易胜等。但应注意，即使同一个生产商，也可能采用不同品牌的内存颗粒来生产内存条。

在开始安装内存条前，需注意以下事项：

(1)请确认所使用的内存条规格是在主板的支持范围内，建议使用相同容量、厂牌、速度、颗粒的内存条。

(2)在安装内存条之前，务必将电源断开，以免造成毁损。

4.2内存条的安装与拆卸

(3)在手接触零部件(内存条)之前，应清除静电或佩带静电环。

(4)内存条采用防呆设计，若插入的方向错误，内存条就无法安装，此时应更改插入方向。4.2.1内存条的安装

安装内存条后，BIOS会自动检测内存的规格及其容量。当使用双(多)通道内存技术时，内存前端总线的带宽会增加为单通道时的两(通道数)倍。对于配置4个DDR3内存条插槽并支持双通道内存技术(DualChannelTechnology)的主板，4个DDR3内存条插槽分为两组通道(Channel)，每通道包含两个插槽，如果要安装两个或四个DDR3内存条，应使用相同的内存条(即相同容量、厂牌、速度、颗粒)。注意查看说明书，确保插入不同的通道，才能发挥双通道内存技术的最佳性能。如果只安装一支DDR3内存条，则无法启动双通道内存技术。安装内存条前，再次确认电源是断开的，以避免造成内存损坏。DDR3与DDR2之间并不兼容且均不兼容于DDR，安装前确认是否为所需型号内存条。下面以安装DDR3内存条为例进行介绍。

DDR3内存条上有一个凹位，只能以一个方向安装至内存条插槽内。

步骤一，确定好内存条的方向后，扳开内存条插槽两侧的卡扣，如图4-8所示，将内存条放入插槽，双手按在内存条上边两侧，以垂直向下平均施力的方式，将内存条向下压入插槽。步骤二，内存条若正确地压入插槽内，会发出一声清脆的响声，两旁的卡扣便会自动向内卡住内存条，如图4-9圆环处所示。

图4-8内存条垂直压入插槽

图4-9两旁卡扣自动卡住内存条4.2.2内存条的拆卸

在拆卸内存条之前，需注意以下事项：

(1)在拆卸内存条之前，务必将电源断开，以免造成毁损。

(2)在手接触零部件(内存条)之前，应清除静电或佩带静电环。

内存条的拆卸非常简单，将内存插槽两侧的扣卡同时向外打开，内存条便会自动弹起，将内存条取出即可。

衡量存储器的一个重要指标就是速度。一般来讲，速度高的存储器，每位的价格也高，因此容量不能太大。早期计算机的容量很小，程序与数据从辅存调入主存是程序员自己安排的，程序员必须花很大的精力和时间把大程序预先分成块，确定好这些程序在辅存中的位置和装入主存的地址，而且要预先安排好程序运行时各块如何和何时调入和调出。4.3存储系统的层次结构操作系统的形成和发展使得程序员有可能摆脱主、辅之间地址的人工定位。通过软、硬件的结合，把主存和辅存统一成一个整体，形成了一个存储层次。从存储整体看，其速度接近于主存的速度，其容量接近于辅存的容量。这种系统不断发展和完善，就逐步形成了现在广泛使用的虚拟存储系统。在该系统中，应用程序员可用机器指令地址对整个程序统一编址，如同程序员具有对应这个地址码的全部虚存空间一样。该空间可以比主存实际空间大得多，以至可以容得下整个程序。主—辅存层次满足了存储器的大容量和低成本的需求。

在速度方面，计算机的主存和CPU一直保持了大约一个数量级的差距。为了弥补这个差距，在主存和CPU之间设置了高速缓冲存储器(Cache)，构成了高速缓冲—主存层次。Cache—主存之间的地址映像和调度采用了主—辅存层次的技术，不同的是因其速度要求高，不是由软、硬件结合，而是由硬件来实现的。从CPU的角度看，Cache—主存层次的速度接近于Cache，容量与每位价格则接近于主存。因此解决了速度与成本之间的矛盾。

现在大多数计算机同时采用上述这两种存储层次，构成了Cache—主存—辅存三级存储层次(见图4-10)。图4-10三层次存储系统

案例4-1

增加内存导致电脑运行不稳定。

小李的计算机内存只有512

MB，一直想升级至1

GB，于是从电脑配件市场购买了一条同接口标准的512

MB内存条。小李原本期望电脑的性能有一个大的改善，可安装完后，却出现电脑运行不稳定现象。

原因分析：内存条与CPU交换大量的数据，速度很快，内存条的接口标准虽然相同，但不同厂家、甚至不同批次的内存条，其阻抗特性和CL-tRCD-tRP等参数可能不完全一致，这时只要时序出现一点点偏差，就会造成数据读取或写入错误，脱离正常的程序，导致蓝屏或宕机。

解决办法：内存条扩容最好选用同型号、同品牌、相同厂家、相同批号的内存颗粒的内存条，或者直接购买1GB内存条安装，原内存舍弃不用。

案例4-2

内存接触不良造成电脑不启动。

计算机运行一直正常，最近经常出现电脑不能正常启动，有找不到内存的报警声，插入debug侦错卡显示C1不动。

原因分析：计算机运行一直正常，最近经常出现电脑不能正常启动，说明各部件正常，不存在硬件故障，但内存条未通过自检，故存在内存接触不良的问题。

解决办法：内存条通过金手指与主板插槽触点接触，形成连接通路，问题只可能出现在金手指和内存插槽这两个地方。测试方法：第一，重插内存条；第二，插入其他内存槽；第三，用橡皮擦清洁内存条金手指。

主存在计算机系统中处于十分重要的地位，与计算机系统的性能密切相关。尽管对单一存储单元写入和读出的性能改善不大，但通过适当的内存组织架构，采用预提取技术或并行处理技术，使得内存条(内存模组)的整体性能有了很大的提高，基本上跟上了CPU的发展步伐，确保了内存条(内存模组)接口与CPU之间的有效带宽。4.4内存技术如果只要选择和安装内存条，前面的知识内容基本够了；如果想具有一定的分析和解决问题的能力，可以自主学习如下内容。4.4.1内存模组技术

早期的内存直接插在主板上的插座(socket)上，这些内存采用DIP(DualIn-linePackage)封装，容量只有64KB、256KB等(见图4-11)。

图4-11DIPDRAM及安装脚座

386时代主要使用30线SIMM(SingleIn-lineMemoryModule)，即单边接触内存模组，有256KB、1MB、4MB、8MB等多种容量。每根30线SIMM内存条有8位(1个字节)数据位。由于386/486CPU的外部数据线是32位，所以这类内存条必须同时插4条(见图4-12)。

图4-1230线SIMM

486时代主要使用72线SIMM，容量有4

MB、8

MB、16

MB等，每根72线SIMM内存条有32位(4个字节)数据位(见图4-13)。由于486

CPU的外部数据线是32位，所以72线SIMM只插1条就行了，586

CPU的外部数据线是64位，所以72线SIMM必须插2条。现在SIMM内存已经很少见。

586时代主要使用168线DIMM(见图4-14)，而168线内存条的容量大多为16

MB、32

MB、64

MB、128

MB等，一般为EDO类型。每根168线DIMM内存条有64位(8个字节)数据位，所以586CPU的168线DIMM内存只插1条就行。

图4-1372线SIMM

图4-14168线DIMM随着CPU前端总线频率(FSB)的进一步提高，内存的速度成为系统性能进一步提高的瓶颈，随后就出现了SDRAM、DDR、RDRAM、DDR2、DDR3等技术。

DDRSDRAM是一种继SDRAM后出现的内存技术。DDR(见图4-15)英文原意为“DoubleDataRate”，顾名思义，相对SDRAM而言，其具有两倍的数据传输率。以前使用的SDRAM都是“单倍数据传输模式”，即在一个外部时钟周期中，只在时钟方波上升沿时进行一次操作(读或写)，而DDR在一个外部时钟(I/O缓冲输出)周期的方波上升沿、下降沿(双沿系统)时各进行一次操作。所以，在相同的数据传输外部时钟频率下，DDR一个周期可以完成SDRAM两个周期才能完成的任务，可以简单理解为：数据传输外部时钟频率为100

MHz的DDR的数据传输率相当于200MHzSDR的数据传输率。

图4-15184线DIMMDDR500为保持DDR内存较高的数据传输率，降低功耗，DDR采用了电压为2.5

V的SSTL2信号标准。尽管DDR的内存条依然保留原有的尺寸(5.25英寸)，但插脚的数目已从168线增加到184线，且内存条的凹位也移到了新的位置，所以根本无法把这些DIMM的DDRSDRAM插到168线的SDRAM插槽中。DDR内存采用184线结构，不向后兼容SDRAM，而要求专为DDR设计的主板。

DDR2(DoubleDataRate2)SDRAM是由JEDEC(电子设备工程联合委员会)推出的内存技术标准，它与上一代DDR内存技术标准最大的区别是：虽然都采用了在数据传输外部时钟的上升沿、下降沿进行数据传输，但DDR2(见图4-16)内存却拥有两倍于上一代DDR内存的预读取能力(即4

bit数据预读取)。因为DDR和DDR2都在数据传输外部时钟的上升沿、下降沿进行数据传输，可以简单理解为：DDR内存数据传输外部时钟频率和内存系统频率相同，DDR2内存数据传输外部时钟频率是内存系统频率的2倍。

DDR3SDRAM(DoubleDataRate3)是一种高带宽存储技术接口，它仍属于SDRAM技术范畴，只是DRAM的一种接口规范。其存储数据的DRAM阵列与其他型号的DRAM没有什么两样，只是工作电压更低，预提取位数更多，同其他DRAM具有类似的性能。

以上介绍的是台式微机上的内存模组。其实内存条的应用非常广泛，还用于笔记本电脑、路由器、打印机、服务器等其他设备中，种类很多，如图4-17所示。

图4-16240线DIMMDDR2内存

图4-17不同形态的内存条4.4.2快速动态随机存储技术

前面提到单一存储单元写入和读出的性能提升并不大，为了跟上了CPU速度提升的发展步伐，研究人员想了不少办法，如采用预提取技术或并行处理技术，基本上确保了内存接口与CPU接口之间的有效带宽。

人们采用了FPMDRAM(FastPageModeDRAM)、扩展数据输出动态随机存储器(ExtendedDataOutDRAM，EDO

DRAM)、同步动态随机存储器SDRAM(SynchronizedDynamicRAM)、双数据率同步动态随机存储器DDR(DoubleDataRateSDRAM)、DDR2以及DDR3等技术，不断满足CPU速度提升的需要。

1.

FPMDRAM(快速页模式DRAM)

FPMDRAM是一种比较老的DRAM，与早期的页面模式内存技术相比，它的优势是在访问同一行(页)的数据时速度比较快，一般为30线或72线内存。若CPU所需访问数据的地址在同一行内，在送出行地址后，就可以连续送出列地址，而不必再输出行地址。一般来讲，程序或数据在内存中排列的地址是连续的，那么输出行地址后连续输出列地址，可得到所需数据。这和以前DRAM存取方式(必须送出行地址、列地址才可读写数据)相比要先进一些。

2.

EDODRAM(也叫HyperPageMode)

EDO(ExtendedDataOut)DRAM的读取方式取消了扩展数据输出内存与传输内存两个存储周期之间的时间间隔，在把数据发送给CPU的同时去访问下一个页面，从而提高了工作效率(约比传统的DRAM快15%～30%)。EDO内存一般为72线(SIMM)，也有168线(DIMM)的。

3.

SDRAM

SDRAM(SynchronousDRAM)是动态随机存储器的一种。早期DRAM的读、写等控制信号没有与系统时钟频率同步，而SDRAM可以与CPU系统时钟同步工作。SDRAM的输入/输出信号同步于系统时钟频率，工作(如突发(burst)模式)时能简化和规范系统设计、提高数据传输性能。

4.

DDRSDRAM

DDRSDRAM(DoubleDataRateSDRAM)从理论上讲，可把DRAM的速度提升一倍，它在数据传输外部时钟的上升沿、下降沿存取数据，是SDRAM速度的2倍。虽说DDR建立在SDRAM的基础上，但在速度和容量上有所提高。它使用了更多、更先进的同步电路。DDR使用了Delay-LockedLoop(DLL，延时锁定回路)来提供一个数据选通信号(DQSDataStrobeSignal)，当数据有效时，存储控制器可用这个数据选通信号精确定位数据。DDR允许在数据传输外部时钟脉冲的上升沿和下降沿存取数据，不需提高数据传输外部时钟频率就能提高数据传输速度，因此其速度是标准SDRAM的两倍。

DDRSDRAM按其传输速率可分为DDR200、DDR266、DDR333以及DDR400，其对应的数据传输外部时钟频率(与内存系统频率相同)分别为100

MHz、133

MHz、166

MHz和200

MHz，对应的内存传输带宽分别为1.6

GB/s(200MT/s×

64

bits/8

bits/Byte)、2.12

GB/s、2.66GB/s和3.2GB/s。MT/s即每秒传输兆次，1MT/s即每秒传输106次。DDR266和PC2100其实是一回事，只是表述方法不同罢了。DDR266指该内存的数据传输率为266MT/s(实际数据传输外部时钟频率为133

MHz，等效于266

MHz的SDRAM)，而PC2100则是指其内存传输带宽为2100

MB/s。在内存架构上，传统SDRAM属于

×8组式，即内存核心中的I/O寄存器有8位数据I/O，但对于×

8组的DDRSDRAM而言，内存核心中的I/O寄存器却是16位，即在数据传输外部时钟信号上升沿输出8位数据，在下降沿输出8位数据，一个时钟周期总共可传输16位数据。

为了保持较高的数据传输率和较低的功耗，DDR采用电压为2.5V的SSTL2信号标准。

5.

DDR2

DDR2是在DDR的基础之上发展起来的。由于DDR架构的局限性，DDR数据传输率达到400MT/s(内存系统频率200MHz)后，单个内存颗粒的速度提升很难，所以很快就推出了DDR2。DDR2作为DDR继任者，在总体上仍保留了DDR的大部分特性，相对DDR设计变动不大，主要进行了以下几点改进：

(1)改进针脚设计。DDR2是在DDR的基础之上改进的，其外观、尺寸与目前的DDR内存几乎一样，但为了保持较高的数据传输率，适合电信号的要求，DDR2对针脚进行了重新定义，采用了双向数据控制针脚，针脚数也由DDR的184线变为240线(DDR2针脚数量有200线、220线、240线三种，其中240线的DDR2用于桌面PC系列)。

(2)更低的工作电压。DDR2内存采用0.09

μm的制作工艺，内存单颗容量可以达到1～2

Gb，而随后采用更先进的0.065

μm制作工艺的DDR2内存的容量可以达到4

Gb。DDR2内存改进了芯片核心，把工作电压降到1.8

V，这预示着DDR2内存的功耗和发热量都有所降低。

(3)更小的封装。DDR2采用先进的CSP(FBGA)无铅封装技术，这是比TSOP2更为贴近芯片尺寸的封装方法，其晶圆上已做好封装布线，可靠性有所提高。DDR2有两种封装形式，如果数据位宽度是4

bit/8

bit，则采用64-ball的FBGA封装；如果数据位宽度是16

bit，则采用84-ball的FBGA封装。

(4)采用了4

bitPrefect架构。DDR2在DDR的基础上采用了4位数据预取功能(现在DRAM内部都采用了4bank的结构)。内存颗粒内部单元称为Cell，它是由一组MemoryCellArray构成的，也就是内存单元阵列。内存所指频率分成三种，一种是DRAM系统(核心)频率，一种是数据传输外部时钟频率，还有一种是数据传输率。图4-18终端电阻器的作用

(5)终端电阻。DDR内存对工作环境要求高，如果先前发出的信号不能被电路终端完全吸收，就会在电路上形成反射现象，从而影响后面的信号并造成运算出错。因此，支持DDR的主板都是采用终端电阻来解决这个问题的。

每根数据线至少需要一个终端电阻，这意味着每块DDR主板需要大量的终端电阻，这样不仅增加了主板的生产成本，而且不同的内存模组对终端电阻的要求不可能完全一样，这就是所谓的“内存兼容性问题”。

DDR2中加入了ODT(OnDieTerminator，片内终端器)功能，即将终端电阻设计在芯片内，如图4-18所示。DRAM模组工作时把终端电阻器关掉；不工作的DRAM模组则接通终端电阻，起到减少信号反射的作用。ODT的功能由北桥芯片(现在已集成至CPU内部)控制，在开机时设置EMRS(ExtendedModeRegistersSet，DDR2中终端电阻的通断可通过EMRS设置)。ODT的作用对象包括DQS、RDQS、DQ等。这样可产生更干净的高品质信号，使内存稳定工作于更高的时钟频率。终端电阻设计在内存芯片上可简化主板设计，降低主板成本，而且终端电阻可和内存颗粒的“特性”相符，从而减少内存与主板的兼容问题。

6.

SDRAM、DDR、DDR2、DDR3时钟频率比较

SDRAM是同步DRAM，数据传输率同系统频率。SDRAM的DRAM系统频率、数据传输外部时钟频率以及数据传输率都一样。以PC-133SDRAM为例，它的系统(核心)频率、数据传输外部时钟频率、数据传输率分别是133

MHz、133

MHz、133

Mb/s(对1位而言)。

DDRSDRAM中，系统(核心)频率和数据传输外部时钟频率是一样的，而数据传输率是数据传输外部时钟频率的两倍。DDR(DoubleDataRate)内存可在每个时钟周期的上升沿和下降沿传输数据，一个时钟周期可传输2bit数据，因此DDR的数据传输率是数据传输外部时钟频率的两倍。以DDR266SDRAM为例，它的系统时钟(核心)频率、数据传输外部时钟频率、数据传输率分别是133

MHz、133

MHz、266

Mb/s。

目前JEDEC标准中的DDRSDRAM的最高标准是DDR400，它的系统(核心)频率、数据传输外部时钟频率、数据传输率分别是200

MHz、200

MHz、400

Mb/s。

在DDR2SDRAM中，系统(核心)频率和数据传输外部时钟频率不一样，因为DDR2采用了4bitPrefetch技术。Prefetch为“数据预取”技术，它是端口数据传输率和内存Cell之间数据读/写之间的倍率，如DDR为2bitPrefetch，因此DDR的数据传输率是核心工作频率的两倍。DDR2采用了4bitPrefetch架构，它的数据传输率是系统时钟(核心)频率的四倍。实际上数据先输入到I/O缓冲寄存器，再从I/O寄存器输出。DDR2400的系统时钟(核心)频率、数据传输外部时钟频率、数据传输率分别是100

MHz、200

MHz、400

Mb/s。要注意的是，DDR2400和DDR200的核心频率是一样的，但DDR2400的数据传输率是DDR200的2倍。DDR3采用了8bitPrefetch架构，它的数据传输率是系统时钟(核心)频率的8倍。

表4-2所示为DDR3、DDR2与DDR的对比。DDR3、DDR2、DDR和SDRAM各频率间的关系见图4-19。

DDR3、DDR2、DDR、SDRAM的频率关系见表4-3，图4-20所示为EDO、SDR、DDRSDRAM时序波形图。表4-2DDR3、DDR2与DDR的对比

图4-19SDRAM、DDR、DDR2、DDR3各种频率间的关系表4-3DDR3、DDR2、DDR、SDRAM的频率比较

图4-20EDO、SDR、DDRSDRAM时序波形图

DDRSDRAM能进行管线输出，它能与数据传输外部时钟同步输入/输出一组固定长度的数据。

在管线架构下，从列地址输入到数据输入/输出被分成几个基本的处理块，处理块之间并行工作以提升数据传输能力。

预取操作就是预先提取和锁定存储单元阵列(DRAM)，将要输出的数据送到I/O缓冲器中，当I/O缓冲器的处理速度比存储单元阵列快的时候，在相同的预取操作时钟周期里，DDRSDRAM能够传输更多的数据量，同时要确保传输安全可靠。

目前预取操作主要有三种：2bit预取、4bit预取和8bit预取。DDRSDRAM采用2bit预取，DDR2SDRAM采用4bit预取，DDR3SDRAM采用8bit预取。4.4.3访问时间

高速DRAM的访问时间可分成两种：随机访问时间(RandomAccessTime，RAT)和突发访问时间(BurstAccessTime，BAT)，不同存储器的典型访问时间见表4-4。表4-4不同存储器的典型访问时间

随机访问时间：访问与上次不同的行地址和列地址定位的存储单元所需的时间。

突发访问时间：访问相同的行地址和不同列地址定位的存储单元所需的时间。

下面比较一下EDODRAM、SDRSDRAM和DDRSDRAM读周期的访问时间。

图4-21为EDODRAM、SDRSDRAM和DDRSDRAM突发读周期的时序波形图，突发长度(BurstLength，BL)为8。

图4-21EDODRAM、SDRSDRAM和DDRSDRAM突发读周期的时序波形图表4-5EDODRAM、SDRSDRAM和DDRSDRAM突发访问时间表

第一种：SDRSDRAM和DDRSDRAM的系统时钟频率为66MHz，EDO的时间为60

ns，所有存储器第一个

时间为60ns，近似相等，这是因为所有DRAM存储器的内部结构几乎是一样的。

第二种：SDRSDRAM和DDRSDRAM的系统时钟频率为100MHz，此时EDO的时间为50ns， 为20ns；SDRSDRAM和DDRSDRAM存储器第一个 时间为50ns，突发传输时与时钟频率(DDR时为时钟频率的上、下沿)同步。第三种：SDRSDRAM和DDRSDRAM的系统时钟频率为133MHz，SDRSDRAM和DDRSDRAM存储器第一个 时间为45ns，突发传输时与时钟频率(DDR时为时钟频率的上、下沿)同步。

通过比较就会发现：突发长度越大，不同存储器的第二、三、四、五、六、七、八个输出数据的时间差就越大。

注意EDODRAM是非同步的。下面比较一下66

MHzSDRAM和早期的EDODRAM-60ns不同传输次数的传输时间。

66MHzSDRAM和早期的EDODRAM-60ns的第一次访问时间是相同的。

66MHzSDRAM

1staccess=60ns

2ndaccess=75ns=1staccess(60ns)+15ns

3rdaccess=90ns=2ndaccess(75ns)+15ns

4thaccess=105ns=3rdaccess(90ns)+15ns

…

依此类推。

EDODRAM

1staccess=60ns

2ndaccess=85ns=1staccess(60ns)+25ns

3rdaccess=110ns=2ndaccess(85ns)+25ns

4thaccess=135ns=3rdaccess(110ns)+25ns

…

依此类推。

比较以上的SDRAM和EDODRAM可知：

SDRAM和EDODRAM的第一次访问时间是相同的；第二次SDRAM比EDODRAM快10ns；第三次SDRAM比EDODRAM快20ns；第四次SDRAM比EDODRAM快30ns……随着突发位数的增加，相对EDODRAM而言，SDRAM的速度就越快。

Elpida存储器代码的意义如下：

EDDxxxxxxxx-xx-x

第一位E代表ElpidaMemory；

第二位代表型号。其中：B表示内存条(Module)；C表示内存芯片(Barechip)；D表示单片电路。第三位代表产品系列。其中：D表示DDRSDRAM或DDRSDRAMModule；E表示DDR2或DDR2Module；K表示DDRMobileRAM；M表示Mobile；R表示RDRAM或RIMM；S表示SDRAM或SDRAMModule。

Elpida公司存储器产品编号如图4-22所示。

图4-22Elpida公司存储器产品编号不同厂家的产品编号不一样，可从各厂家的网站找到其编号的意义。各厂家网址是：

/en/

/china/company/about.asp

/4.4.4动态随机存储器介绍

Elpida存储器公司是日电(NEC)和日立(HITACHI)共同创办的一家合资公司。下面以其生产的μPD45128163芯片为例，介绍动态随机存储器的技术性能指标，它的芯片引脚如图4-23所示。

芯片引脚功能如下：

A0～A13：地址线输入 UDQM：高8位数据屏蔽使能位

A12(BA1)：组地址选择LDQM：低8位数据屏蔽使能位

A13(BA0)：组地址选择CKE：时钟使能

DQ0～DQ15：数据输入/输出位 CLK：系统时钟输入端

图4-23μPD45系列引脚图：芯片选择Vcc：电源供应端

：行地址选通Vss：地

：列地址选通VccQ：数据接口电源供应端

：写使能端VssQ：数据接口电源地

NC：没有连接

地址线(A0～Ax)输入，不同的x代表了不同的芯片容量。

<行地址>：ACT命令输入时行地址由(A0～Ax)决定。

<列地址>：read或write输入时列地址由(A0～Ax)决定。

<组地址(BA)>：电平的不同状态决定哪一组被选定。

<预充电模式选择(AP)>：当预充电命令输入或读写命令输入时，AP脚的不同功能取决于AP的输入电平。①当预充电命令输入或读写命令输入时：

AP功能：AP输入电平为H，对所有组预充电；AP输入电平为L，只对开始选择的组预充电。

②当读/写命令输入时：

AP功能：AP输入电平为H，则突发式读存取后，自动预充电；AP输入电平为L，预充电命令输入后才开始。

1．芯片功能

μPD45128163功能框图如图4-24所示。从功能框图可看出：A0～A11：定位4K行地址(字线)；A0～A8：定位512列(数据线)；16根I/O线；4个组。

图4-24PD45128163SDRAM128Mb功能框图

2．芯片容量

由BA指定存储器组BankA、BankB、BankC、BankD；I/O数据线有16位。

μPD45128163芯片按存储器单元阵列架构设计，每一个存储器单元电路由一个晶体管和一个电容组成DRAM，一般用途的DRAM都是如此。μPD45128163(×16位架构)共有

128

Mb的容量，由4组构成，每组是由4096条字线和512条数据线构成的阵列，共有16位I/O数据线。

芯片容量=

212

×

29

×

16

×

4

=

221

×

24

×

22

=

227(b)

=

27(Mb)

=

128(Mb)图4-25μPD45128163SDRAM128Mb单元阵列

3．存储工作原理

单管单元写入过程如下：对某单元写入时，字线为高电平，V导通。若数据线为低电平(写“1”)且C上无储存电荷，则C上