CMOS数字集成电路知到智慧树章节测试课后答案2024年秋宁波大学

CMOS数字集成电路知到智慧树章节测试课后答案2024年秋宁波大学第一章单元测试

低电平噪声容限NML表达式为（）。

A:B:C:D:

答案:对于反相器的电压传输特性（VTC），下面描述错误的是（）。

A:门的开关阈值VM为VDD/2B:输入为低电平时，输出为高电平C:输入为高电平时，输出为低电平D:VIH和VIL定义为VTC增益等于-1的点

答案:门的开关阈值VM为VDD/2对于一个由N个反相器构成的环振电路（N为奇数），若反相器的传播延时为tp，那么电路的震荡周期T的表达式为（）。

A:B:C:D:

答案:一个理想的反相器具有如下哪些特性（）。

A:高电平和低电平噪声容限均等于电压摆幅的一半B:在过渡区有无限大的增益C:理想门的输入和输出阻抗分别为无穷大和零D:门的阈值位于逻辑摆幅的中点

答案:高电平和低电平噪声容限均等于电压摆幅的一半；在过渡区有无限大的增益；理想门的输入和输出阻抗分别为无穷大和零；门的阈值位于逻辑摆幅的中点数字电路的噪声容限应当大于0，并且越大越好。（）

A:错B:对

答案:对

第二章单元测试

在晶圆表面形成多晶硅通常采用哪种工艺步骤（）。

A:离子注入B:化学气相淀积C:溅射工艺D:扩散工艺

答案:化学气相淀积淀积金属层时，需要晶圆表面保持适度的平整，表面平坦化通常需要哪种工艺（）。

A:退火工艺B:化学机械抛光C:等离子刻蚀D:溅射工艺

答案:化学机械抛光压焊技术的主要缺点有（）。

A:导线的连接必须一个接一个依次进行，随着引线数目的增加会使制造时间较长B:压焊线具有较高的自感以及与相邻信号线之间的互感C:由于制造过程和不规则的出线使寄生参数的确切值很难预测D:较多的引线数目使设计一个能避免线间短路的压焊形式更加困难

答案:导线的连接必须一个接一个依次进行，随着引线数目的增加会使制造时间较长；压焊线具有较高的自感以及与相邻信号线之间的互感；由于制造过程和不规则的出线使寄生参数的确切值很难预测；较多的引线数目使设计一个能避免线间短路的压焊形式更加困难以下哪些工艺步骤属于光刻工艺（）。

A:显影与烘干B:化学机械抛光C:涂光刻胶D:光刻机曝光

答案:显影与烘干；涂光刻胶；光刻机曝光封装的冷却效率取决于包括封装衬底和主体在内的封装材料的热阻、封装的结构以及在封装和冷却介质之间热传导的效率。（）

A:错B:对

答案:对

第三章单元测试

发生闩锁效应会使CMOS电路（）。

A:失效或烧毁B:寄生电容增大C:阈值电压升高D:饱和电流降低

答案:失效或烧毁热载流子效应会使器件（）。

A:NMOS阈值电压增加B:栅电容增大C:NMOS阈值电压减小D:发生速度饱和所需的漏源电压增大

答案:NMOS阈值电压增加下面哪些参数会影响MOS的阈值电压（）。

A:源极与衬底的电压差B:源漏掺杂浓度C:衬底掺杂浓度D:栅氧化层厚度

答案:源极与衬底的电压差；衬底掺杂浓度；栅氧化层厚度关于速度饱和，下面说法正确的是（）。

A:PMOS中速度饱和效应不太明显B:通常发生于短沟器件中C:对于相同的宽长比，饱和电流小于由于沟道夹断而产生的饱和电流D:速度饱和发生时的临界电场强度只取决于外加的电场强度

答案:PMOS中速度饱和效应不太明显；通常发生于短沟器件中；对于相同的宽长比，饱和电流小于由于沟道夹断而产生的饱和电流MOS的漏极电压对阈值电压没有影响。（）

A:错B:对

答案:错

第四章单元测试

假设一个反相器电路，NMOS的等效电阻为Reqn，PMOS的等效电阻为Reqp，输出负载电容为CL，那么该门由高至低的传播延时为（）。

A:B:C:D:

答案:CMOS反相器输出由低至高翻转的过程中，电源提供的能量为（）。

A:B:C:D:

答案:关于静态CMOS反相器，下面说法正确的是（）。

A:在稳态工作情况下电源线和地线之可没有直接的通路，意味着该门并不消耗任何静态功率B:稳态时在输出和VDD或GND之间总存在一条具有有限电阻的通路C:逻辑电平与器件的尺寸无关D:输出高电平和低电平分别为VDD和GND

答案:在稳态工作情况下电源线和地线之可没有直接的通路，意味着该门并不消耗任何静态功率；稳态时在输出和VDD或GND之间总存在一条具有有限电阻的通路；逻辑电平与器件的尺寸无关；输出高电平和低电平分别为VDD和GND下面哪些方法可以减小反相器的传播延时（）。

A:减小输出电容B:减小晶体管导通电阻C:增大电源电压D:增大开关阈值

答案:减小输出电容；减小晶体管导通电阻；增大电源电压反相器的延时只取决于它的外部负载电容与输入电容间的比值。（）

A:对B:错

答案:对

第五章单元测试

互补CMOS逻辑中，下拉网络中器件并联相当于（）操作。

A:与B:与非C:或D:或非

答案:或如图所示电路，实现的逻辑功能为（）。

A:B:C:D:

答案:如图所示电路，以下实现的逻辑功能为（）。

A:B:C:D:

答案:动态逻辑中哪些因素会破坏信号完整性（）。

A:电荷分享B:时钟馈通C:电荷泄漏D:电容耦合

答案:电荷分享；时钟馈通；电荷泄漏；电容耦合建立时间是在时钟翻转之前数据输入必须有效的时间，这周说法是正确的吗。（）

A:错B:对

答案:对

第六章单元测试

对于如图所示的采用多路开关构成的主从型正沿触发寄存器，当时钟信号为低电平时，主级锁存器工作在（）状态。

A:预充电B:求值C:采样D:保持

答案:采样对于如图所示的TSPC正沿触发寄存器，其建立时间是（）个反相器的延时。

A:2B:3C:0D:1

答案:1如图所示的动态边沿触发寄存器，为了使电路正常工作，对时钟信号1-1重叠的约束条件为（）。

A:B:C:D:

答案:对于正沿触发的寄存器，输出在一个时钟周期内最多翻转一次。（）

A:错B:对

答案:对建立时间是在时钟翻转之前数据输入必须有效的时间。（）

A:对B:错

答案:对

第七章单元测试

对于如图所示的6管SRAM单元，为了同时保证可读性和可写性，晶体管必须满足尺寸比的约束，以下哪个是正确的（）。

A:交叉耦合反相器中的NMOS下拉管必须最强，存取管中等强，而PMOS上拉管必须最弱B:交叉耦合反相器中的NMOS下拉管必须最弱，存取管中等强，而PMOS上拉管必须最强C:交叉耦合反相器中的NMOS下拉管必须最强，存取管必须最弱，而PMOS上拉管中等强D:交叉耦合反相器中的NMOS下拉管中等强，存取管必须最强，而PMOS上拉管必须最弱

答案:交叉耦合反相器中的NMOS下拉管必须最强，存取管中等强，而PMOS上拉管必须最弱Flash存储器采用浮栅晶体管作为存储单元，对于如图所示的浮栅晶体管偏置条件，实现的操作为（）。

A:阻止擦除B:不编程C:编程0D:擦除

答案:编程0SRAM具有以下哪些特性（）。

A:比DRAM快B:与标准CMOS工艺兼容C:比触发器密度高D:比DRAM容易使用

答案:比DRAM快；与标准CMOS工艺兼容；比触发器密度高；比DRAM容易使用DRAM具有以下哪些特性（）。

A:基本单元比SRAM小B:单