智能仪器设计基础课件第四讲 D-A与A-D转换器

智能仪器设计根底1A/D和D/A转换器的工作需要等间隔定时进行，采样频率为fs为了防止出现混叠现象，模拟输入信号必须是带限的，使其最高频率分量小于fs/2A/D的过程包括采样和量化两个过程模拟到数字量的转换使得信号特征信息的存储、变换和传输变得容易数字信号处理算法针对一个时间序列〔离散数组〕进行〔包括存储和传输〕离散数组并不包含采样频率信息在提取信号时间和频率特征或者恢复信号时，采样频率必须正确给定第四讲D-A与A-D转换器1、采样数据系统的构成2vo具有0~满刻度值VFSV=(1-2-n)VREF的2n个不同的值MSB〔b1〕对vo的奉献是VFSV/2，而LSB〔bn〕那么是VFSV/2n，称为分辨率VFSV总是比VREF短1LSBLSB为模拟电压〔或电流〕D-A与A-D转换器2、D/A的特性参数〔1〕3D/A的静态误差偏移误差和增益误差，绝对误差为模拟电压〔或电流〕偏移误差和增益误差都表征线性误差，可以通过y=ax+b来修正主要的动态参数为建立时间D-A与A-D转换器2、D/A的特性参数〔2〕4D/A的偏移误差和增益误差被修正后，DAC特性与理想特性存在非线性差异DAC实际特性包络线与理想直线之间的最大偏差称为积分非线性〔INL〕相邻码值之间的高度差理想值为1LSB，偏离这个理想值的最大偏差称为微分非线性〔DNL〕如果DNL<-1LSB，传递特性变为非单调，即码值增大而模拟值vo下降D-A与A-D转换器2、D/A的特性参数〔3〕5D-A与A-D转换器3、A/D的特性参数〔1〕问：输入A/D的正弦信号的幅值多少时，信噪比最大，最大多少？模拟输入范围被划分为2n段，称为码距，同一码距内的所有模拟量都被量化为同一码值ADC无法分辨的同一个码距内的模拟量称为量化误差〔±1/2LSB=VFSR/2n+1〕或量化噪声量化噪声是一个类似于锯齿形的变量，它的有效值〔RMS〕为6静态线性误差包括偏移误差和增益误差静态非线性误差包括微分非线性〔DNL〕和积分非线性〔INL〕如果DNL超过理想码字间距1LSB，那么输出端会发生漏码主要的动态参数为转换时间D-A与A-D转换器3、A/D的特性参数〔2〕DNL=1LSBINL=-1/2LSB7D-A与A-D转换器DAC的实现原理加权电阻DAC加权电容DAC电位测定DAC电流模式R-2R梯形DAC电压模式R-2R梯形DAC电压模式分段DAC电流模式分段DAC8D-A与A-D转换器加权电阻DAC特点：概念简单开关自身非零电阻会对加权关系带来干扰指数规律的电流配置电阻在实现上比较困难实际应用中这种A/D分辨率限定在6bit以下电阻失配会对差分非线性和单调性造成影响9D-A与A-D转换器加权电容DAC特点：MOSIC工艺中MOSFET开关和电容均为固有元件，有利于实现片上数据转换开关自身非零电阻不会影响加权关系控制电容下极板的方法，使得下极板对地寄生电容要么接地，要么接VREF，不会影响有效电容的电荷分配使用MOS工艺对电容比精度控制很容易到达0.1%，分别率适合n≤10电容值的铺开范围随n呈指数规律增加仍然是主要缺点，工作原理：复位周期：所有开关接地，每个电容完全放电采样周期：SW0断开，而其余开关或接地，或接至VREF，决定于对应输入比特为0或1按照电容分压原理得到输出电压与二进制码值关系10D-A与A-D转换器电位测定DAC特点：加权电阻和电容DAC由于元件失配会影响单调性利用2n个电阻组成电阻串将VREF划分为相等的2n段，从而实现固有的单调性无论电阻失配情况如何都不会影响输出电压与码值之间的单调性最大电阻个数2n和开关个数2n+1-2将实际应用中分辨率限制在n≤8的范围内n=3,b1(MSB),b3(LSB)；〔码值与开关关系见图中“1〞，“0〞位置指示〕11D-A与A-D转换器电流模式R-2R梯形DAC12D-A与A-D转换器电压模式R-2R梯形DAC特点：2R电阻通过开关在VL和VH之间切换，梯形电阻整列得到的电压通过同向放大器输出输入码字从0…0到1…1递增，变化步长为(VH-VL)/2n，输出电压变化范围从VL

到VH-(VH-VL)/2n这种结构的优点是实现输出电压为任意两个电压之间的内插，不要求它们中任一个为013D-A与A-D转换器电压模式分段DAC工作原理：分辨率为16bits的电压分段模式DAC16位码值的最高四位〔MSBs〕经过解码用于选择SW1-SW16，从而得到16个电压参考段中的一个将选中的段的上下电压通过跟随缓冲和12位电压模式R-2R梯形DAC获得212=4096的更小分级，DAC基准电压选择VREF/16运放的失调电压引起的差分非线性对于高分辨率DAC不可容忍，采用跳步法来消除其影响，即每个码值增长过渡处交替交换跟随器〔同时交换VH和VL以维持输入极性〕IC对元件的匹配能力限定了DAC的分辨率在n≤12精密仪器仪表、过程控制等需要更高分辨率及线性性能实现高分辨率的重要瓶颈是实现单调性，为了保证单调性，要求元件的匹配必须优于1/(2n-1)高分辨率DAC采用分段技术实现单调性，其主要思想是把基准的范围划分成足够多的相邻段，然后用分辨率较低的DAC对选中的段的电压范围内进行内插AD7864—16比特分段DAC的简化结构14D-A与A-D转换器电流模式分段DAC工作原理：分辨率为16bits的电流分段模式DAC16位码值的最高四位〔MSBs〕经过解码用于选择左侧电阻建立的15个值为VREF/R的电流段其余电阻构成一个普通12bitsR-2RDAC根据叠加法可得到输出电压与二进制码值的关系式各个段的电阻象梯形电阻一样仅需要12bits的精度就可保证16bits电平上的单调性16比特电流分段DAC的简化结构15D-A与A-D转换器ADC的实现原理逐次逼近型ADC电荷重分配ADC高速〔Flash〕ADC分步〔Subranging〕ADC流水线式〔Pipeline〕ADC积分型ADC过采样ADC16D-A与A-D转换器基于DAC的AD转换器—逐次逼近型ADCVFSR=16VVI=10.8V一般DAC的AD转换器原理示意图12比特6us逐次逼近ADC的实现工作原理和特点核心是一个逐次逼近型的存放器〔SAR〕从MSB开始，SAR插入测试位1，通过比较器的输出来判断采用1或0分辨率受限于DAC的分辨率和线性以及比较器的增益4比特逐次逼近转换时理想的DAC输出值17D-A与A-D转换器基于DAC的转换器——电荷重分配ADC工作原理和特点核心是一个加权电容DAC和逐次逼近型的存放器〔SAR〕，工作分3个周期采样周期:SW0接地，SW1-SWn+1通过SWi与输入信号vi接通，最终使vp=vi保持周期:SW0断开，SW1-SWn+1接地使得vp=-vi重分配周期:SW0断开，SWi与参考信号VREF接通，SW1-SWn+1依次从地转向VREF。当某个开关SWk从地转向VREF会引起vp升高，增量为VREF/2k,如果该增量使得比较器状态发生改变，那么SWk回到接地，否那么保持在VREF处进行下一个开关的测试加权电容DAC造成ADC的低分辨率18D-A与A-D转换器高分辨率电荷重分配ADC19D-A与A-D转换器高速(Flash)ADC工作原理和特点直接将输入与分段的基准电压进行比较，比较结果采用编码器得到期望码值一个时钟周期就可以完成转换，所以不可能再有比此更快的ADC用于高速场合，例如视频和雷达信号处理实现n位分辨率需要2n-1个比较器，比较器个数随n呈指数增长，限制了分辨率的提高20D-A与A-D转换器分步ADC8bits分步ADC〔注意：DAC必须是8bits精度〕n=8，nH=nL=4工作原理和特点两步转换器，牺牲速度来提高ADC的分辨率，也称为半高速ADC用一个分辨率为nH的粗糙高速ADC对输入信号进行第一步转换，得到nH位数字量，然后把生成的数字量通过一个n位的精确DAC复原成模拟信号，该模拟信号是输入信号的一个粗糙的近似值把原始信号与粗糙近似值之间的偏差通过余数放大器〔RA〕放大2nHV/V倍，然后输入一个分辨率为nL位的精确高速ADC，完成对n位码的nL个最低有效位的量化DAC必须采用n位分辨率，其中n=nH+nL，采样保持器〔SHA〕维持模拟信号在两步转换中不变21D-A与A-D转换器积分型ADC工作原理和特点自动调零阶段:SW1接地，SW2闭合构成负反响，积分器电容调零；CAZ对运放失调提供补偿信号积分阶段:SW1连接输入vi，积分器工作2n个时钟周期去积分阶段:SW1连接基准VREF，积分器反向积分，经过N个时钟