《数字电子技术》教案22

学习情境7基于计数器的电路设计与实现学习目标基于计数器的电路设计与实现（1）掌握时序逻辑电路的基本分析和设计方法（3）掌握同步计数器的工作原理（2）掌握异步计数器的工作原理

在数字电路中，计数器是一种时序逻辑器件，可用来进行信号分频、事件计数以及产生特定的位序列。一般计数器是由不同方式连接的触发器组成的，用来产生期望的状态序列。计数器中所用的触发器个数及它们的连接方式，决定了计数器的状态数及在每个完整的循环中计数器所经过的特定状态序列。计数器通常会应用在计时系统中。基于定时器的电路设计与实现7.1.1时序逻辑电路概述1.时序逻辑电路模型组合逻辑电路的基本单元是门电路，没有记忆功能；而时序逻辑电路的基本单元是触发器，有记忆功能。时序逻辑电路模型如下图：7.1.1时序逻辑电路概述从结构上看，时序逻辑电路由组合逻辑电路和存储电路两部分构成。存储电路的输出必须反馈到组合逻辑电路的输入端，并与输入信号一起共同决定组合逻辑电路下一状态的输出。从功能上看，时序逻辑电路在任何时刻的稳定输出，不仅与该时刻的输入信号有关，而且还与电路原来的状态有关。7.1.1时序逻辑电路概述

7.1.1时序逻辑电路概述

7.1.1时序逻辑电路概述（2）状态转换表（StateTable）若将任何一组输入变量及电路初态的取值代入状态方程和输出方程，即可算出电路的次态和现态下的输出值，以得到的次态作为新的初态，和这时的输入变量取值一起再代入状态方程和输出方程进行计算，又得到一组新的次态和输出值。以此类推，把全部的计算结果列成真值表的形式，就得到了状态转换表。（3）状态转换图（StateDiagram）为了以更加形象的方式直观地显示出时序电路的逻辑功能，可以进一步把状态转换表的内容表示成状态转换图的形式。将状态转换表表示成转换图时，是以小圆圈表示电路的各个状态，圆圈中填入存储单元的状态值，圆圈之间用箭头表示状态转换的方向，在箭头旁注明状态转换前的输入变量取值和输出值，输入和输出用斜线分开，斜线上方写输入值，下方写输出值。7.1.1时序逻辑电路概述

7.1.2时序逻辑电路基本分析方法

7.1.2时序逻辑电路基本分析方法例分析图所示电路的逻辑功能。7.1.2时序逻辑电路基本分析方法

7.1.2时序逻辑电路基本分析方法

7.1.2时序逻辑电路基本分析方法

现态次态输出00000010100101002010011030111000410000015000

7.1.2时序逻辑电路基本分析方法

步骤四电路功能。由以上分析可知：该电路为能自启动的同步五进制加法计数器。7.1.3时序逻辑电路设计方法

7.1.3时序逻辑电路设计方法例

试设计一个同步十进制加法计数器。

7.1.3时序逻辑电路设计方法

7.1.3时序逻辑电路设计方法

7.1.3时序逻辑电路设计方法步骤五检查能否自启动。由于1010～1111六种状态没有使用，所以为无效态，合并最小项时作为约束项，因而有可能形成无效循环。将各个无效状态依次代入状态方程组和输出方程进行计算，并将结果列入表。现态次态进位101000110101101001110011010110101001111001110111110001

7.1.3时序逻辑电路设计方法

7.1.3时序逻辑电路设计方法步骤七电路逻辑图。根据同步计数器的特点（输入计数脉冲就是各个触发器的时钟脉冲）以及驱动方程和输出方程，可画出逻辑图。7.2认识异步计数器

7.2.1异步二进制计数器

7.2.1异步二进制计数器

7.2.1异步二进制计数器

000000110010102010011301110041001015101110611011171110007.2.1异步二进制计数器（4）画状态图和时序图3位异步二进制加法计数器状态图、时序图如下。时序图状态图7.2.1异步二进制计数器

借位B0000111110211003101041000501106010070010800013位异步二进制减法计数器逻辑图3位异步二进制减法计数器功能表7.2.1异步二进制计数器3位异步二进制减法计数器状态图3位异步二进制减法计数器时序图

7.2.2异步十进制计数器

7.2.2异步十进制计数器

7.2.2异步十进制计数器

7.2.2异步十进制计数器

脉冲个数计数器状态十进制数进位0000000100011020010203001130401004050101506011060701117081000809100191100000007.2.2异步十进制计数器（4）画状态图和时序图异步十进制加法计数器状态图、时序图如下：异步十进制加法计数器时序图异步十进制加法计