电子技术基础项目化教程 项目八 习题与提高参考答案

项目八：习题与提高8-1设由与非门组成的RS触发器，当和端加有如图8-67所示波形时，分别画出Q及端的输出波形（触发器的初态可任意设定）。图8-67题8-1图8-2设同步RS触发器的超始状态为0，R、S及CP端所加的波形如图8-68所示，画出Q端的输出波形。图8-68题8-2图8-3设主从型J-K触发器的超始状态为0，CP、J、K端的波形如图8-69所示，试画出Q、的输出波形。图8-69题8-3图8-4设维持阻塞D触发器的超始状态为0，当加入图8-70所示的CP波形时，画出输入各Q端的波形。解：（1）根据电路图写出各触发器的状态方程将状态方程带入D触发器的特征方程中得驱动方程（3）状态图（4）时序图8-5设电路输入CP、A、B的波形如图8-71所示，试画出Q、的输出波形。图8-71题8-5图解：根据电路图，可得8-6设触发器的起始状态为0，A为输入波形，对应图8-72所示电路，试画出各输出端的波形。图8-72题8-6图解：（1）根据电路图写出各触发器的状态方程将状态方程带入JK触发器的特征方程中得驱动方程时序图8-7图8-73所示电路是一个用TTL边沿双JK触发器组成的单脉冲发生器，CP为连续脉冲，试分析其工作原理，并画出输出端波形。图8-73题8-7图解:开关S按下为1，松开为0.设电路初始状态为00。（1）当开关S按下为1由1→0，由0→1，不变，保持为0.开关松开后，当第2个CP下降沿来由1→0，由1→0，1→0，，为0，为08-8图8-74所示电路是一个用TTL边沿双D触发器组成的同步单脉冲发生器，CP为连续脉冲，试分析其工作原理，并画出CP、Q0、Q1和uo输出端波形。图8-74题8-8图解：设初始状态为00，S按下接地为0，松开为1.①当S按下，（第一个CP↑来）②当S松开后，（第二个CP↑来）③当第三个CP↑来④当再次按下S重复上述变化8-9分析图8-75计数器的功能，画出电路状态转换图，说明电路是多少进制计数器。图8-75题8-9解：该电路是十进制计数器，采用的是异步清零的计数方法，在1010状态时强行使计数器返回0000状态，跟CP脉冲无关。8-10分析图8-76计数器当M=0和M=1时，说明电路是多少进制计数器。图8-76题8-10解：（1）当M=0时，，当时，下一个CP脉冲上升沿到来，将计数器置成0010，共有8个状态，为8进制计数器。（2）当M=1时，，当时，下一个CP脉冲上升沿到来，将计数器置成0100，共有6个状态，为6进制计数器8-11试用74LS161连接成计数长度M=8的计数器，可采用几种方法？并画出相应的接线图。解：两种方法，异步清零法和同步置数法。异步清零法0000→0001→0010→0011→0100→0101→0110→0111→1000（强行清零）（2）同步置数法0000→0001→0010→0011→0100→0101→0110→0111（同步置数）8-12试用74LS161分别连接成计数长度M=5，7，10，14的计数器，画出相应的接线图和状态转换图。解：可以采用同步置数法，输入，输出分别为图中红色位置的状态。8-13试用两片74LS161芯片(Ⅰ)和(Ⅱ)连接成8421BCD码二十四进制的计数器，要求芯片的级间同步，画出相应的接线图。解：两片74LS161用同步方法构成模256计数器，再用反馈置零法构成模24计数器，两个芯片的输入端都输入0，模24计数器的计数状态为0～23，应在23出现反馈信号，对应的二进制数为00010111，所以将两位计数器的输出为1的经过与非门，输入到置数端。8-14试用两片74LS161芯片(Ⅰ)和(Ⅱ)连接成8421BCD码六十进制的计数器，要求芯片的级间异步，画出相应的接线图。解：将60分解为6和10两个因数，分别用计数器（1）和计数器（2）构成模6和模10计数器，再将计数器（1）和计数器（2）级联起来8-15试用74LS161芯片设计一个分频电路，采用M=9×12的形式，芯片(Ⅱ)的进位输出OC端和时钟CP的分频比为1/108。画出相应的接线图。解：相当于设计一个108进制计数器，最高位的输出波形即为分频数8-16最大长度移位寄存器型计数电路如题图8-77所示，分析电路循环长度，画出电路的状态转换图，並说明电路能否自启动。图8-77题8-16解：（1）根据电路图写出各触发器的状态方程（2）将状态方程带入D触发器的特征方程中得驱动方程（3）状态图，不可以自启动8-17最大长度移位寄存器型计数电路如题图8-78所示，分析电路循环长度，画出电路的状态转换图，並说明电路能否自启动。图8-78题8-17解：