电子技术基础项目化教程课件 项目六 逻辑代数与逻辑门电路 6.4.2 集成逻辑电路的接口电路_第1页
电子技术基础项目化教程课件 项目六 逻辑代数与逻辑门电路 6.4.2 集成逻辑电路的接口电路_第2页
电子技术基础项目化教程课件 项目六 逻辑代数与逻辑门电路 6.4.2 集成逻辑电路的接口电路_第3页
电子技术基础项目化教程课件 项目六 逻辑代数与逻辑门电路 6.4.2 集成逻辑电路的接口电路_第4页
电子技术基础项目化教程课件 项目六 逻辑代数与逻辑门电路 6.4.2 集成逻辑电路的接口电路_第5页
已阅读5页,还剩5页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

6.4拓展知识6.4.2集成逻辑电路的接口电路下页总目录下页上页首页6.4.2集成逻辑电路的接口电路

在实际的数字电路系统中总是将一定数量的集成逻辑电路按需要前后连接起来。这时,前级电路的输出将与后级电路的输入相连并驱动后级电路工作。这就存在着电平的配合和负载能力这两个需要妥善解决的问题。

1.TTL与TTL的连接TTL集成逻辑电路的所有系列,由于电路结构形式相同,电平配合比较方便,不需要外接元件可直接连接,不足之处是输出为低电平时负载能力的限制。下页上页首页2.CMOS与CMOS的衔接CMOS电路之间的连接十分方便,不需另加外接元件。对直流参数来讲,一个CMOS电路可带动的CMOS电路数量是不受限制,但在实际使用时,应当考虑后级门电路输入电容对前级门的传输速度的影响,电容太大时,传输速度要下降,因此在高速使用时要从负载电容来考虑,例如CC4000T系列。CMOS电路在10MHz以上速度运用时应限制在20个门以下。

3.TTL驱动CMOS电路TTL电路驱动CMOS电路时,若CMOS电路的电源也为5V,由于输出高电平通常低于CMOS电路对输入高电平的要求,因此在TTL电路的输出端接上一个上拉电阻至电源正极来提高TTL电路的输出高电平,确保与CMOS输入高电平实现电平的匹配,如图6-50所示。图中R的取值为2~6.2K较合适,这时TTL后级的CMOS电路的数目实际上是没有什么限制的。

图6-50接入上拉电阻提高TTL电路的输出高电平

针对TTL驱动CMOS电路解决电平匹配的问题,还有一种解决方法是使用带电平偏移CMOS门电路实现电平转换,如图6-51所示。例如CC40109就是这种带电平偏移的门电路实现电平转换,它有两种直流电源VCC和VDD供电,电平移动器输入TTL电平,调制成CMOS电平输出送到下一级。

图6-51带电平偏移CMOS门电路实现电平转换

下页上页首页另外,CC74HCT系列CMOS电路在实现门电路级联时,可以直接连接。因为CC74HCT系列属于高速CMOS电路,通过制造工艺和设计的改进,满足门电路对输入高、低电平的要求,因此,无需外加任何元器件。

下页上页首页4.CMOS驱动TTL电路用CMOS驱动TTL电路时,CMOS的输出电平能满足TTL对输入电平的要求,而驱动电流将受限制,主要问题是CMOS电路不能提供足够大的驱动电流。为了解决上述问题,常用的方法有以下几种。

下页上页首页方法一:图6-52所示电路是把几个相同功能的CMOS电路并联使用,即将其输入端并联,输出端并联可以增大CMOS电路输出为低电平时的电流值,以提高带负载能力。

图6-52并联CMOS门电路以提高带负载能力

下页上页首页方法二:图6-53所示电路采用CMOS驱动器,如CC4049、CC4050是专为给出较大驱动能力而设计的CMOS电路。

图6-53用CMOS驱动器驱动TTL电路下页上页首页方法三:图6-54所示电路用由NPN晶体管构成的单管

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论