数字电路电子教案

第一章.DOC第1页要点：1. 什么是进位计数法2. 有哪些常用的进制:八进制、二进制、十六进制与十进制机器与人分别采用什么进制机器是由电子开关（只有两种状态）构成，只认二进制4. 八进制与二进制、十六进制与二进制的关系式（1.1）是各种进制数的通用表达式，注意下标取值N=an-1an-2……a0.a-1a-2……a-m6. R进制第i位的位权是Ri7. 公式(1.2)将任何进制的数转化为等值的十进制如：1101.01B=1×23+1×22+0×21+1×20+1×2-1+1×2-2第2页要点：如何通过后缀来区分进制O:八进制、B:二进制、H:十六进制与D:十进制R进制在运算时“逢R进1”如0FH+08H=(15+8)D=(16+7)D=17H(逢16进1)各种进制的数使用的基本数字八进制(0,…,7)十六进制(0,…,9,A,B,C,D,E,F)4. 读懂表1-1第3页要点：1. 例1：求与二进制数1011.011等值的十进制数方法：利用公式（1.2）展开2. 例2：类似例13. 例3：求与8进制数（153.07）等值的十进制数第4页要点：1. 例4：求与16进制数0E93.A等值的十进制数2. 十进制数如何转换成其它进制的数关键：整数部分和小数部分一定要分开转换3. 十进制整数转换为R进制整数的原则是：基数除法反复除R，将各步的余数记录下来，分别得第0位，…，第n位。4. 实例：例5，例6，例7注意：每次将余数取出，只用商继续除R（=2，8，16）第5页要点：1. 十进制纯小数转换为R进制纯小数，原则是：基数乘法：反复乘R，每次将整数部分取出（不再参加运算），则各步得到的整数组成小数点后第-1位，…，第-n位实例：例8，例9。例8中第一步的积为1.750，将整数部分”1”取出,下一步只用0.750乘2，其它各步如此类推。3. 综合实例：例10：先将整数部分52转成二进制110100，再将小数部分0.375转成二进制0.011，最终组合成二进制110100.011第6页要点：1. 二进制转成8进制：以小数点为界，向左（整数）和向右（小数）三位为一组，每一组得一位8进制数字。（整数最左、小数最右可补0）2. 2进制转成16进制：以小数点为界，向左（整数）和向右（小数）4位为一组，每一组得一位8进制数字。（整数最左、小数最右可补0）3. 例11：整数从最低位到最高位分组，最左可补0。4. 8进制（16进制）转成二进制：将每位数字变为3位（4位）二进制数5. 例13：8进制与16进制之间不便直接转换，用二进制过度。问题：请尝试小数的转换：（1011.01）B=（？）0=（？）H第7页要点：两个1位二进制数相十、一的规则注意：1+1=0（逢2进1）；0-1=1（借1当2）2. 多位二进制数相十、一的规则：逢2进1，借1当23. 例14，注意：低位的进位加到高位。4. 例15，注意：各位要减掉低位的借位。5. 乘法规则6. 例16：用乘数的每一位分别乘被乘数第8页要点：1. 二进制数相除：但商要么为1要么为0，2. 例17：相除过程与十进制类似，但相减时“借1当2”。3. 什么是真值：它是指带十，一号的日常用的数4. 什么是机器数：是将真值数值化，即符号用二进制编号，一般0表示“十”，1表示“一”，数值也转换成等值的二进制。例：+101→0101，-101→1101第9页要点：1. 什么是原码注：原码一般写成8位或16位二进制，最高位代表符号（称为符号位），其它各位称为数值位，数值位由真值的数值转换成等值的二进制。2. +9，-9的8位原码（注：数值位的高位补0）3. 为何要引进反码：为了便于机器进行运算反码的符号位和数值位如何由原码得到注：一定要区别对待正数和负数。5. +9，-9的反码（先求原码，再得反码）6. 机器数的第三种表示形式是补码：最适合做运算7. 如何求衬码：A**=AA为正2n+AA为负，其中n为二进制位数第10页要点：1. 求补简易法则之1：补码=反码+（未位上的）1例：[-6]补=[-6]反+0001给出补码或反码而求原码（正数的三种码一致；负数的三种码的符号一致，但数值不同）如：反码=10110→（数值各位取反）原码=11001→真值=-9补码=10111→（末位减1）反码=10110→原码=110013. 图1-1：x真值←→（x）原←→（x）补，（x）反4. 例19.求z=x-y（a）假定机器存储了x，y的原码用真值做减运算，用绝对值大的减绝对值小的，再定符号。第11页要点：1. 接例19（b）假定机器存储了x，y的反码[z]反=[x+Y]反=x反+Y反+符号位的进位[z]反=[x-Y]反=x反+[-Y]反+符号位的进位（c）假定机器存储了x，y的补码[z]补=[x+Y]补=[x]补+[Y]补[z]补=[x-Y]补=[x]补+[-Y]补2. 例20：同例19第12页要点：1. 利用反码、补码运算的规则：①②③④2. 溢出的概念3. 推导某八位数字设备的补码表示范围：最大正数01…1（+127的补码）；最小负数10…0（-128的补码）；即：+127~-128，在此范围之外的数产生溢出4. 大多数机器用补码进行运算，且符号位与数值位一同运算，符号位产生的进位自动丢失，因此会有溢出产生。5. 例219+3（不溢）；9+12（溢出）-9-3（不溢）；-9-12（溢出）结论：溢出是由绝对值便大引起的·同号数相加时会产生溢出·异号数相加时不会产生溢出·同号数相减时会不产生溢出·异号数相减时会产生溢出第13页要点：1. 什么是编码？2. 什么是信息的代码？3. BCD码：对十进制的数字分别进行编码原码是化成等值的二进制数，如（19）原=010011BBCD码对十进制的各位数字分别进行编码，如（19）BCD=00011001B4. 为何BCD码有多种形式：用四位二进制数对0~9这10个数字进行编码，相当于用16个码表示10个数，有冗余5. 表1-2第14页要点：1. 8421BCD码是最常用的码2. 有权码公式：设编码为a3a2a1a0，则代表的数字为N=a3w3+a2w2+a1w1+a0w0如：8421码中w3w2w1w0=8421，因此1001代表的数字是9。3. 实例：586.13的8421码4. 从BCD码推出十进制数5. 余3码是特殊的有权码第16页要点：奇偶校验码第17页要点：ASCII码第2章.DOC第21页要点：1. 逻辑学的概念，如形式逻辑2. 逻辑代数：用符号演算来表示推理过程（数理逻辑）重要观点：代数逻辑是描述数字电路的基础。因为电子开关的“开”和“关”两种状态正好对应于逻辑中的“真”和“假”。4. 逻辑命题的实例5. 逻辑关系：表示前提与结论之间的关系6. 逻辑量：将逻辑命题抽象为逻辑量，用A，B，…，Z等来表示。7. 逻辑值：用“0”表示“假”，用“1”表示“真”。8. 真值表：将一个逻辑函数（如F=AANDB）的自变量（A，B）的取值与结果（F）的取值用表格反映出来。9. 表2-1分析（F=f(A,B,C,D)）第22页要点：真值表格式规定最左一栏列出所有自变量的值；其它栏列出运算结果。例2，A—温度过高；B—锅炉缺水；C—压力过高；F—报警；真值表见表2-23. 基本逻辑运算（实际背景是条件间的关系）如：“与”关系导致“与运算”，从代数上称为“逻辑乘”4. “与”运算——AND运算的规则第23页要点：1. “与”运算对应于开关的串联（图2-1）逻辑量相“与”的真值表（表2-3）1·X=X；0·X=03. “与”运算的各种记号F=A·B=AB=AB=AB4. “与门”：实现两信号的“与”运算的电子器件5. “与门”的记号：图2-26. “与门”的输入信号（A，B）与输出信号（F）的波形7. “或”运算的规则。第24页要点：1. “或”运算对应于开关的并联（图2-4）逻辑量相“或”的真值表（表2-4）1+X=1；0+X=X；3. “或”运算的各种记号F=A+B=AB=AB4. “或门”：实现两信号的“或”运算的电子器件5. “或门”的符号（图2-5）6. “或门”的波形图（图2-6）7. “非”运算的规则第25页要点：1. “非”运算对应于开关的短路连接（图2-7）“非”运算的真值表（表2-5）0==》1；1==》03. “非门”：对信号取反的电子器件4. “非门”的记号（表2-8）复合逻辑运算：F=AB+DC（与或）；F=（与非）；F=（与或非）；F=（A+B）（C+D）（或与）6. “与非”运算的数学表达式：F=（与非）7. “与非门”逻辑符号（图2-9）8. “与非”运算真值表（表2-6）第26页要点：1. “或非”运算的函数表达式：“（A+B）的非”2. “或非门”的逻辑符号（图2-10）3. “或非”运算真值表（表2—7）4. “与或非”运算的函数表达式：F=（与或非）5. “与或非门”的逻辑符号（图2-11：F=“（AB+CD+EG）的非”）6. “异或”运算的函数表达式：F=A+B7. “异同”运算的函数表达式：F=AB+第27页要点：1. 异或、同或两运算间的关系：互反！2. 表2-8分析：两变量取值相同时，“异或”运算结果为0两变量取值不相同时，“异或”运算结果为1“同或”运算正好与“异或”运算相反3. 异或、同或运算的逻辑门符号（图2-12）4. 图2-13：请写出F与A、B、C、D间的函数表达式（注意从输入信号开始逐级写出各门的输出表达式，低级门的输出又作为高一级门的输入）5. 正负逻辑：约定用哪种物理状态表示“1”，哪种状态表示“0”。第28页要点：1. 理解“集成”逻辑门2. 构成门电路的分立元件有：晶体管（三极管、二极管），电阻，电容第29页要点：1. 集成电路的概念2. 集成电路的分类3. 双极性集成电路的分类4. 单极性集成电路5. TTL与非门·认识图2-16的分立元件电阻R1~R5；三极管T1~T4输入信号A、B、C，输出信号的电压V0CBE·认识三极管：基极（B），集电极（C），发射极（E）·三极管特性分析：设Vc(C极电压)高，VE低，VB可调，则由VB的值决定三极管工作状态。①VB为低电压时，三级管截止（相当于断开开关）②VB为高电压时，三极管导通（相当于合上开关）此时有两种电流产生：B→E（IBE）和C→E（ICE），各极间产生的电压降为：VCE=0.3V，VBE=0.7V·分析图2-16：考虑VA、VB、VC对V0的影响VAVBVCT1①VA、VB、VC全高时对T1：IBE=0，IBC0，VBC=0.7V对T2、T5：IBC0，VBC=0.7V第30页要点：1. 接着分析图2-16，（VA、VB、VC全高）T1中B极电压VB1=VBC1+VBE2+VBE5=2.1V结论：T1、T2、T5均导通。②T2中C极电压：VC2=VCE2+VBE5=0.3+0.7=1V该电压使T3导通T3导通→VE3=VB4=0.3V（=1-0.7）→T4截止③结论：由T5导通，T4截止得V0=VCE5=0.3V（低）2. VA、VB、VC中至少有一个为低电压时：（设为VA=0.3）①对T1：IBE0，VBE=0.7伏T1中B极电压VB1=VA+VBE1=0.3+0.7=1V该电压不足以使T2、T5导通②T2截止→T2的C极电压=T3的B极电压VB3≈VCC结果使T3、T4导通③T4导通及T5截止得：V0=VCC-VBE3-VBE4=3.6V（高）3. 表2-9分析4．L与非门主要特性参数：电压传输特性第31页要点：1. 图2-17（a）TTL与非门是电子开关器件，有高电压与低电压两种稳定状态，由于电压的变化会有一定的延时，因此实际中电压变化分为图中四个区段。2. 与电压有关的几个重要参数ЦOH：输出高电平ЦOL：输出低电平ЦOFF：关门电平，即输入为低电平时的上限ЦON：开门电平，即输入为高电平时时下限ЦNL：输入为低电平时的正干挠（使实际电平增大）一般：ЦIL+ЦNL≤ЦOFFЦNH：输入为高电平时的负干挠（使实际电平减少）：一般：ЦIH-ЦNL≥ЦON第48页要点：1. MOS逻辑电路与MOS场效应管2. 电路的特点①~⑤，电路适合于制造——3. MOS管简介①逻辑记号DGS②MOS管的三个极：D（漏极），G（栅极），S（源极）③工作状态：它是电压控制器件，由栅极电压VG来控制漏源电流IDS的大小④设VD，VS固定，VG可调，则VGS<VTN（某个阀值）时，IDS=0（无电流，即截止）VGS≥VTN时，IDS≠0（有电流，即导通）⑤结论：MOS管是一种电子开关4. 图2-44（一种非门）分析：①输入电压ЦI，输出电压Ц0②当ЦI=0（低）时，IDS=0，Ц0=ЦDD（高）当ЦI=高时，IDS≠0，Ц0=ЦDD-IDS*RL（低）5. （P49）图2-45（a）分析：①背景：电阻出现在反相器中会增大体积，因此取消了电阻②组成：两个MOS管T1，T2，T1管的ЦG作为输入电压，输出电压如图中Ц0③ЦI高时：T1导通，Ц0=ЦDD-ЦDS2（低）ЦI低时：T1截止，形成不了电流回路，Ц0=ЦDD（高）第3章.DOC第58页要点：1. 布尔及布尔代数2. 布尔代数的特点及它如何成为电路分析的基础3. 逻辑变量的符号表示（一个电子开关实际上对应于一个逻辑变量）；4. 逻辑变量的取值（对应于电子开关的状态）5. 表3-1：基本逻辑公式第59页要点：1. 表3-1中的对偶性2. 表3-2：用真值表证明A+BC=（A+B）（A+C）3. 用真值表证明逻辑公式较繁锁，可逻辑公式化简法来证明逻辑等式，实例：吸收律1，2，3的证明。4. 表3-3：用真值表证明求反律非（A+B）=非（A）·非（B）；非（AB）=非（A）+非（B）；第60页要点：1. 多余项定律的证明：AB+C+BC=AB+C2. 多余项定律的推广形式：AB+C+BCX=AB+C3. 结论：表3-1的公式是证明其它逻辑等式的出发点，也是对其它逻辑公式进行化简时出发点，如：请化简ABC+AB4. 对逻辑公式化简还可用三个基本法则：①代入法则：例1（令B+C=G）F=非（A+G）再用反演法。②对偶法则：已知某一逻辑函数F，如何求得其对偶式G？（“+”《==》“·”；“1”《==》“0”）对偶法则是指：设F1的则偶式为G1、F2的对偶式为G2，若F1=F2则必有G1=G2，如：表3-1中每个定律对应两个公式，对一个公式应用对偶法则可推出另一公式。③求对偶时应注意保持原式的运算优先级不变。如：AB+CD的对偶式是（A+B）（D+C）第61页要点：反演法则：已知F的表达式如何求出的表达式（“+”《==》“·”；“1”《==》“0”；各变量取反）求反演时应注意保持原式的运算优先级不变。例2：不用反演法则而用摩根定律（求反律）求反非（A+B）=非（A）·非（B）3. 用反演法则求反的实例：F=A+BC，求“非（F）”=？4. 几个常用公式（在逻辑函数化简中很有用）①公式A及其证明（求反律；求反律；展开及A=0；多余项定律）②例3：应用公式A（先提取公因子A；将B+C看成公式A中B，D看成公式A中C）③公式B及其证明：；④公式B`及其证明：；⑤例4：应用公式B：将中括号中的式子当成F第62页要点：公式C：先将f分解成两项，f=x.f+.f;最后使f中不含有x，.2. 公式C的证明：①先用吸收律1：A=AB+A将f展开成两项，（将x看成B，f看成A）②再对后两项公别应用公式B(f(x,)=f(0,1);xf(x,)=xf(1,0))例5：应用公式C（将变量A看成公式中的x）F=AF(A1,0)+F(A0,1)4. 逻辑函数的“与或”式及实例:F=AB+CD5. 逻辑函数的“或与”式及实例F=(A+B)(C+D)6. 由逻辑函数画出逻辑电路图的原理①函数中的基本运算→各种门（参第2章）②各运算的优先级→连接各逻辑门的层次性③实例F=AB+第63页要点：1. 图3-1分析:先用两个与门实现AB和；再用或门求“+“图3-2：F=AB+AC+···+B+BC第一级用了五个门实现五个与运算；第二级是或门实现六个对象的相或图3-3：F=AC+B其F是由图3-2中的F简化而来，因此与图3-2的电路等效。4. 逻辑函数化简的意义：生成最简化的电路5. 逻辑函数化简的原则（1）（2）（3）（4）6. 逻辑函数化简的意义7. 逻辑函数的表达式可分为五种，每一种表达式表示了运算的先后次序，实例：F=AB+DCF=（A+B）（C+D）第64页要点：各种不同表达式的实例F=AB+DC；F=；F=；F=（A+B）（C+D）图3-4：同一表达式F=AB+C（与或式）经过变换可变成另四种类型的表达式，对应的电路图为(a)~(e)，这些电路等效的。EQ第64~66页要点：与或逻辑函数是五种逻辑函数表达式中最常见的表达形式，掌握其化简规律很重要，下面介绍化简时常用的方法。1. 应用吸收律1：AB+A=A（逻辑相邻项的概念）例6：AB+A=A，CD+D=D例7：将A当成一项G，化简后再令A=G例8：将B当成一项G，化简后再令B=G例9：2. 应用吸收律2，3：A+AB=A，A+B=A+B（多余项的概念）例11：先用消除ACD（+X=）例12：将A当成一项G例13：先提公因子CD，再将A+B当成一项G3. 应用多余项定律：AB+C+BC=AB+C例14：BCDE=（A+）BCDE=ABCDE+CDBE两项可被AB，CD吸收例15：先对+C应用反演法则；再将A当成一项例16：+反演得；AB+D=AB+D（吸收律3）；AB是AC+B的多余项；4. 综合例子：例17消去DEGH的方法：它=BDEGH+DEGH5. 拆项法：G=（x+）G=xG+G例18：先将C，B拆分；利用吸收律消掉AC，B，C+BC=C6. 添项法：G=G+x··f（x·=0；0·X=0）例19：添加AB；提出公因子AB；应用反演律得第67页要点：1. 卡诺图法：用图表进行化简2. 化简的基本原理：用图直观表示相邻项AB与A称为相邻项，两相邻项可合并为一项：AB+A=A（B+）=A·1=A例20：有三组相邻项（其中BC被用两次，原理是G+G=G）3. 最小项的定义：由变量的个数决定最小项的数目，最小项是所有变量都出现的乘积项4. 最小项标准式：先将函数写成与或式，再将不是最小项的那些项应用拆分法如：A+AB（A不是最小项）=A·（B+）+AB=A·B+A·第68页要点：1. 最小项标准式是唯一的2. 由一般式获得最小项标准式的方法（1）代数方式：将不是最小项的那些项乘上（x+），其中x是该项所缺的逻辑量（2）真值表法：对给出的F，列出其真值表（如表3-4），对F的取值找出其为“1”的情形，每个“1”值所对应的自变量的取值决定一个乘积项，取“0”的自变量将取反，如ABC=011时F=1，因此F中包含BC。3. 最小项的性质。4. （P69）表3-5：最小项编号（按自变量取值由小到大）第69~70页要点：1. 什么是卡诺图它是一个表格，对所有自变量，将它们分两组，分别对应于表格的行与列，因此自变量的数目与分组决定了表格的结构2. 卡诺图的相邻关系图中除一般相邻关系外，同一列的首行与未行相邻，同一行的首列与未列相邻。3. 自变量取值规则：表中行列两组自变量的取值排列的原则是：保证任何相邻两项中只有一个变量的取值是不同的，如00，01，11，10可以，01，10，00，11的排列则不可以4. 图3-5，1~5变量的标准卡诺图·图中的每个小格代表一个最小项，取值为0的自变量要取反·图中m1，m2，…代表所有最小项的编号5. 任何一个逻辑函数由其自变量数目可选取一个卡诺图来表示，例：图3-6，表格中的0表示函数中不出现对应的项。6. 例21先将各项化为最小项，如B表示A，D取任意值而B和C取10，因此分解为m4+m5+m12+m13。结果：图3-7（P71）第71页要点：1. 利用卡诺图化简原理是图中的相邻项可以合并成一项，由于图的“1”表示函数中出现的项，因此由图中“1”的相邻关系可以进行化简2. 每个“1”可以多次利用，即可以与其它的“1”组成不同的相邻关系3. 最后不能组成相邻关系的“1”表示函数中不能化简的项4. 相邻项合并规律（1）（2）（3）5. 实例：图3-8列出了4种具体情形（a）图：有两组相邻关系，第一组（并排的1，1）简化成CD，第二组简化成A（b）图：两组相邻关系，每个包含四个1（c）图：两组相邻关系，每个含四个1（d）图：8个“1”组成一组相邻项6. 与或逻辑函数化简总结：步骤（1）（2）（3）（4）（P72）第72，73，74页要点：例22：对应于原始图3-9；其相邻关系见图3-10，其中有三组相邻关系分别得三个化简后的项；产生的电路图为图3-11例23：F为四变量的函数，是m0，m1，…m15这9个最小项的和。有两种方法来组成相邻相关，见图3-12（a）（b），且（b）优于（a），由（b）中四组相邻关系得四个简化的项，最后得电路图3-13例24：也有两种组成相邻关系的方法：图3-14（b）（c），（c）优于（b）例25，26：第74，75，76页要点：1. “与非”形式的逻辑函数先获得“与或”式，利用卡诺图化简，将最简式取两次反（实际上不变！），将其次一次求反应用反演规则将“或”运算变为“与”运算，·实例：例22，23，…，26中的最简“与或”式都可化为“与非”式，得到的电路图为图3-18，可见图中只利用了“与非门”。2. “或与”逻辑形式先得到反函数的卡诺图表示（由原式F对应的图中为“0”的项组成），得反函数的“与或”最简式，对反函数再取反并利用反演规则即得原函数的“或与”式。即：F→F的卡诺图→的卡诺图→的“与或”式→反演后得F的“或与”式：·例28：读出F的表达式，得的卡诺图（图3-19），得的最简式，反演后得F的“或与”式3. “或非”逻辑形式将一个函数的“与或”式两次反演即得“或非”式，将一个函数的“或与”式反演一次即得“或非式”，例：图3-21，图3-22。4. “与或非”逻辑形式（）例：电路图的简化形式（图3-23（a）（b））第77，78页要点：1. 完全描述问题的概念2. 非完全描述的概念3. 实例：表3-6对应一个完全描述。4. 实例：表3-7对应一个非完全描述，F为“x”表示自变量的对应取值将使函数无意义。5. 无关项的定义9表3-7中有四个无关项，它们是BC，AC，AB，ABC）6. 含无关项的逻辑函数表示7. 含无关项的函数的卡诺图：无关项对应图中“x”，实例：图3-24（P78）8. 含无关项的函数的化简：无关项既可认为是0，也可认为是1，因此无关项可以与其它项组成相邻关系（当作“1”），也可以不与其它项发生关系（当作“0”）。9. 例29，30，31第4章.DOC第89页要点：1. 组合逻辑电路的概念及方框图：图4-12. n个输入端和m个输出端的逻辑函数3. 针对逻辑电路的两种任务：“分析”和“设计”第89，90页要点：1. 对逻辑电路进行分析的步骤：电路→逻辑函数→真值表→功能分析→改进2. 例1：由图4-2，先写出P，N，Q三处的第一级门的输出，它们经“与非”运算得F=AB+BC+AC；第二、三、四步见P903. 例2：由图4-3，先写出P，Q，R三点经第一级门得到的输出，再写出S点，经第二级门得到的输出，最后再得到F处的输出，并对F进行化简。第二，三步见P90；第四步重新利用卡诺图化简并得到新的等效电路（P92图4-4）4. 例3：由图4-5（见P92），经同样方法分别得到S和Ci+1的逻辑表达式（P91），得真值表：表4-3。第91，92页要点：1. 逻辑电路设计的步骤：功能→真值表→逻辑表达式→化简→电路2. 例4：功能是“三变量表决器，且A有否决权”。真值表：表4-4（A=0时F=0，A=1时由B，C少数服从多数决定F的值）。对应的卡诺图为图4-6（a）（P92），化简结果为F=AB+AC。最后将F变为“与非”式得电路图：图4-6（b）。3. 例5：功能是“将8421BCD码变换为余3码”，即通过加0011得到。本问题是4输入4输出问题，真值表见P91表4-5。书P92图4-8列出了三个输出的卡诺图（对应于W，Z，Y），对它们的化简结果经过了一些变形，最后电路图：图4-9（P93）。第93，94页要点：1. 常见的组合逻辑电路2. 集成电路的分类3. 表4-6：各种电路的规模4. MSI，LSI的优点5. 设计MSI时应考虑的问题（1）~（6）第96，97，98，99页要点：补充：①P95图4-12：进行一位加法进算的全加器，其中：Ai，Bi为被加数和加数，Ci为低位产生的进位，Si为和数，Ci+1为产生的进位②P96图4-15：将多个FA串联起来可作多位数的运算，主要是进位的串联。要点：全加器的应用，即用全加器作为基本元器件来实现其它的运算，从而引导我们如何用现有的器件的组装实现新功能。1. 例6：用全加器实现S=A-B，它们都是四位二进制数；原理：[A-B]补=[A]补+[-B]补=[A]补+[[B]补]反+1电路图：图4-16（P97）注意：下面课程使用新版讲述第P80，P81页要点1.例7：用全加器作乘法运算原理：乘运算可转化为“与或”运算，两位二进制数相乘得四位积P=A*B的过程推导见P80，电路图为图4-19，其中算P1时无进位（Ci-1接地），算P2时地加数（B接地），P3来自算P2时的进位。2.例8：用全加器组成一位8421码的加法电路。①一般两位十进制数的8421码直接相加不一定等于和的8421码，P80举了4+3和8+6的例子。P81分析了出错的原因，并指出：当和数>9时只需对8421码的和数加上0110即可修正到和数的8421码，如8+6的8421码直接相加得1110，再加0110后得10100，正好是“14”的8421码。②要将和数>9用逻辑函数表达，先要写出卡诺图，设和数为四位S3S2S1S0，则大于9的数（如1010，1011等）对应于卡诺图中的m10,…，m15,针对图4-20化简得S3S2+S3S1。另一方面，当有进位时，和数必定是大于9的，因此得“和数大于9”的逻辑式为F=C4+S3S2+S3S1。③电路图：图4-21，A与B的8421码直接相加产生S3S2S1S0，由“与非门”生成F的输出，F输出产生修正值0000（F=0时）或0110（F=1时）。3.例9：对应图4-20（8421码+0110=余3码）第83，84，85，86页要点：1. 编码的概念（P83）2. 编码就是对每一种状态产生对应的二进制编码值。3. 例11：实现0~7的编码①编码值是3位，即有3个输出信号：A，B，C②表4-9（P83）：编码表，每种状态有唯一的编码。③三个输出端的逻辑表达式，如A=4+5+6+7，表示当状态=4或5或6或7时A=1。④电路图：图4-264. 例12：生成0~9的8421码①编码值是4位：ABCD②表4-10（P84）：编码表③各输出端的逻辑表达式（P84），并最终写成“与非”式，如A=8+9=④电路图：图4-26（P85）第87，88页要点：1. 译码以及译码器的作用译码器的输入是一组二进制编码（如地址码），输出一组译码信号，若有n个输入码，则有2n个译码信号输出（每一个输出信号是输入码取特定值的译码）2. 重要特征：当某个编码出现在输入端时，只有与其对应的译码线输出“1”，其它译码线都输出“0”。3. 实例：三位输入码的二进制译码①输入三位二进制码A，B，C②有8个译码输出信号，分别标为0，…，7③译码表：表4-12列出了输入码的取值与译码线的对应关系④逻辑表达式：每条译码线的输出只包含一个最小项，即每个输出由一个最小项组成，如6=AB⑤电路图：图4-324. 十进制译码器：输入为8421码，每条译码线分别代表一个数字（0~9）；①图4-33：在卡诺图中标出每个数字线所在的方格，由于总共有16格，故标“x”的格作为无关项。②逻辑表达式：由于无关项可以与其它项组成相邻关系，（不同数字线之间不能组成相邻关系），得3=CD，……③电路图：图4-33（P88）第89，90页要点：1. 集成译码器的特点2. 图4-35，三输入8译码线的译码器，增加了三个功能（控制）端，也称为使能端3. 表4-13：用真值表反应的功能表，“”表示0或1都一样，且不同之处还有：输出低电平（即“0”）表示译码线有效，可见译码线2只有在A2A1A0=010时有效，最后还要看使能端的作用。4. 逻辑图：图4-36信号线上的小圈标志“低电平有效”；图中将两片3-8译码器扩展为4-16译码器，即四输入A，B，C，D。D=0时使（I）中E2=0而（II）中，E1=0，故（I）片正常工作（被选中）而（II）片禁止工作。同理D=1时（I）被禁止而（II）片被选中。5. 使能端在多片相联时能起到选择其中某个特定芯片工作的作用。第91，92，93页要点：1. 数字显示译码器（如电子表中显示数字），一般采用七段数码管（如图4-38中七个管a~g）显示数字。2. 每个管可由二级管控制亮或灭（图4-40）工作原理：由输入的数字编码（一般为8421码）决定哪些管亮真值表：表4-14（P92）其中LT，RBI，BI为使能端，正常工作时LT=BT=1，a~g若为0表示对应的灯管亮。5. 卡诺图；每个输出(a~g)用一张卡诺图表示，如信号a的卡诺图为图4-42（P92）6. 逻辑表达式：P937. 电路图：图4-43（P93）第94页要点：1. 译码器的应用2. 例13：将译码器的译码线作适当连接组成其它逻辑器件。题中S包含四个最小项，分别对应3-8译码器的第1，2，4，7条译码线，因此S=m1+m2+m4+m7。同理Ci+1=m3+m5+m6+m7。对应电路为图4-44。3. 例14：“单1”检测表示输入码中以有一位“1”。第95，96，97页要点：1. 什么是数据选择器2. 数据选择器的逻辑符号：图4-49（a），其中D1~Dm为数据输入端，A1~An为选择控制端，让控制端为特定的值可让F等于D中的某一个，因此这种作用可形象地用图4-49（b）表示。3. 常见的数据选择器（MцX）。4. 四选一数据选择器①逻辑符号：图4-50（a）（P96），其中增加了使能端E（在多片相连时有用），E为低电平有效，即E=0时正常工作；除正常输出F外，还增加了取反输出F。②功能表：表4-15当E=1时无论A，D取什么值（“x”），F总为0（禁止工作）；当E=0时具有数据选择功能，当A1A0=00时，F=D0如此类推。③逻辑表达式（P96）④电路图：图4-50（b）（P96）5.例15：用两片“四选一”扩展为“八选一”①连接图：图4-51，两片的选择控制信号A1A0串连，增加一位控制信号A2用于控制使能端，从图中看出A2=0时片（I）中E=0，即片（I）正作，F来自片（I）；A2=1时片（II）中E=0，即片（II）工作，F来自片（II）。6.例16（P97）：用“四选一”连成“十六选一”为了使四个使能端的取值只能有一个为“0”，即四片中只有一片正常工作，增加两上控制信号A3A2，经译码器译码，将四条译码线取反后分别接四个使能端。第98，99，100页要点：1.数据选择器可用作函数作生器来形成其它用途的器件2.代数法：例：对“四选一”选择器来说；F=，若要生成完成运算G=A1A0的器件，只要让D0=D1=D2=0，D3=13.例17：形成F=的器件，只要让比较器中D3=D0=0，D2=D1=1即可。4.例18：用“八选一”选择器实现三变器多数表决器。①表4-17分析：三个输入A2A1A0，F代表表决器输出，Di表示选择器输出，可见要使选择器的输出等于表决器的输出，可令D0=D1=D2=D4=0，而令D3=D5=D6=D7=1②逻辑图：图4-55（a）5.例19：用卡诺图法将“四选一”选择器改造为表决器，对表决器来说有三个输入A0A1A1，将其中的A1A2用作选择器的控制信号（也称为地址变量）。①图4-56之左图：用作选择器时F的输出表示，由于左上角两格中A2A1=00，此时F=D0，如此类推。②图4-56之右图，用作表决器时的卡诺图，F在四种情况下取值“1”（见表4-17）③当选择器的输出正好是表决结果时，图4-56中两个图重合，即前者输出D0时后者输出0，故D0=0；前者输出D1时后者等于A0，故D1=A0，同理D2=A0，D3=1。第113页要点：1.逻辑电路分为组合电路和时序电路2.时序电路的本质是具有记忆功能3.图5-1时序电路框图:①输入变量X(t);②内部输入Qn(t);③外部输出F(t);④内部输出W(t),也称控制（激励）函数。4.时序电路的记忆原理现态Qn(t),输入X(t)当前输出F(t),激励W(t)次状态Qn+1(t)得到如下逻辑表达式：F(t)=f(x(t);Qn(t));Qn+1(t)=q(x(t);Qn(t));5.时序电路分类:①同步时序电路;②异步时序电路;③米里型电路（图5-2（a））：输出是输入及现态Qn的函数。F（t）=f（x(t),Qn(t)）;④莫尔型电路（图5-2（b））：输出仅是现态Qn的函数。F（t）=f（Qn(t)）;第114页要点1.“状态”的概念时序电路随时间的变化用“状态”的变迁来刻画，这样可不考虑时间因素，只考虑“状态”变化规则。2．“节拍”的概念数字时钟用“节拍”来刻画时间的基本单位，节拍是由CP（clockPulse）来产生的，大多数电路的启动和工作都由CP脉冲来控制，这样可使各种电路的工作得到定时控制。3．节拍控制时序电路状态变化现态Qn次态Qn+（由CP脉冲控制）4．状态表和状态图：刻画状态变化规律第115页要点：1．如何理解状态:状态实际上可理解成电路的各种有效值，比如计算器的有效计数值，一位十进制计数器有10种有效状态。2．状态的编号:对一个电路来说，往往其有效状态是有限的，可用Q1，Q2，Q3，…，Qm来表示其所有可能的状态3．米里型状态表实例：(表5-1)其中Qn+1和F都是Qn和X的函数，即由Qn的当有值和X的当前值决定Qn+1和F的值。4．莫尔型状态表实例：(表5-2)其中由Qn和X的当前值决定Qn+1的值而F的取值只受Qn的当前值影响。5．例1及表5-3是米里型，当Qn=Q1,且X=0 时，Qn+1=Q1及F=0；6．例2及表5-4是莫尔型，当Qn=Q2时，F=1，而X=0时使Qn+1=Q1；第116页要点1．图5-3：状态图的实例。对图(a),在箭头上面标出X/F（Qn,X），对图（b）,箭头上面标出X，而圈中标出Qn/F(Qn)。2．例3：由例1的状态表（表5-3）可得状态图：图5-4（a）,由例2的状态表（表5-4）可得状态图：图5-4（b）。3．例4：由米里型电路的真值表（表5-5）并利用卡诺图化简方法求该电路中的两个逻辑函数G1、G2： Qn+1=G1(Qn、X1、X2)(参照图5-5(a)) F=G2（Qn、X1、X2）（参照图5-5(b)）最终G1与G2是什么呢？第11