数字电路实验报告-组合逻辑电路的设计：一位全加器_第1页
数字电路实验报告-组合逻辑电路的设计：一位全加器_第2页
数字电路实验报告-组合逻辑电路的设计：一位全加器_第3页
数字电路实验报告-组合逻辑电路的设计：一位全加器_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

电学实验报告模板电学虚拟仿真实验室实验名称组合逻辑电路的设计：一位全加器实验目的学习组合逻辑电路的设计方法掌握组合逻辑电路的调试方法实验原理真值表一位全加器的真值表如下图，其中Ai为被加数，Bi为加数，相邻低位来的进位数为Ci-1，输出本位和为Si。向相邻高位进位数为Ci

输入输出Ci-1AiBiSiCi0000000110010100110110010101011100111111描述一位全加器的表达式如下：Si=Ai⊕Bi⊕Ci-1实验仪器电子技术综合实验箱芯片74LS86、74LS08、74LS32实验内容及步骤各芯片的管脚图如下图所示：一位全加器逻辑电路图如下所示：1.按上图连线2.测试其逻辑功能，并记录数据实验结果及分析实验数据：Ci-1AiBiSiCi0000000110010100110110010101011100111111实验结论1.该组合逻辑电路由两个异或门、两个与门、一个或门构成，该逻辑电路实现了加法功能，其能处理低位进位，并输出本位加法进位，其中Ai为被加数，Bi为加数，相邻低位来的进位数为Ci-1，输出本位和为Si。向相邻高位进位数为Ci

人人文库> 全部分类> 应用文书 > 产品手册

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论