第14章 32位高档微型计算机

■§14.1Intel80x86微处理器

■§14.2IntelPentium微处理器

■§14.3IA-64体系架构

■§14.3高档微机存储器的扩展技术

§14.1Intel80x86微处理器

■§14-1,18086/8088微处理器

■§14.1.280186微处理器

■Intel公司1982年推出

■16位微处理器

■68条引脚

■将8086所组成的微机系统中最通用的15〜20

个器件集成在一个芯片上

80186微处理器

■总线时序：

■与8086一样，标准的80186总线周期也是由4个时钟周期

组成。典型总线操作有存储器（I/O）读，存储器（I/O）写,

中断应答周期等。

■指令系统

在8086基础上增加的指令有：

■PUSHA把所有的寄存器内容按一定顺序压入堆栈

■POPA把所有的寄存器内容按一定顺序弹出堆栈

■INTS从I/O端口输入字或字节性数据（可以是字符串）

■OUTS向I/O端口输出字或字节性数据（可以是字符串）

■ENTER过程入口格式化堆栈

■LEAVE过程出口恢复堆栈

■BOUND检测数组卜标是否越界

80186微处理器

■中断系统：

80186的中断可以分为四种类型：

■外部非屏蔽中断

-外部可屏蔽中断

-软件指令中断

-指令异常及内部中断。

与8086一样，80186的中断系统也可管理256个中

断源。

80186微处理器

■80188微处理器：

-80188是Intel公司推出的为了与8088兼容的高性

能准16位微处理器，它与80186的主要差别同

8086与8088的差别基本相同。

■80186和80188都支持8087协处理器。

§14.1.380286微处理器

■1982年推出

■高性能或增强型16位微处理器。

■内部结构与外部引脚

■68引脚

■内部结构

■总线接口部件BIU

-指令部件IU

-执行部件EU

-地址部件AU四大部件构成

80286微处理器

■80286具有支持多任务操作系统的任务切换、

存储器管理、特权保护等功能

■80286采用独立的地址、数据总线

■存储器寻址空间达16MB,

■虚拟寻址空间可达每个任务1GB。

■80286有两种工作方式：

■实地址方式

■保护虚拟地址方式

■80286微处理器

-指令系统

-80286增加了系统控制和访问权操作的指令功能

-80286在80186基础上增加的16条指令为：

CLTS清除80286机器状态字寄存器的任务转换位。

LGDT把全局描述符表的基地址和边界装入全局描述符表

寄存器。

SGDT把全局描述符表寄存器的内容存到寄存器中。

LIDT把中断描述符表的基地址和边界装入中断描述符表

寄存器

SIDT把中断描述符表寄存器的内容存到寄存器中。

LLDT把局部描述符表的基地址和边界以及它在全局描述符的索

引号装入局部描述符表寄存器。

80286微处理器

-80286在80186基础上增加的16条指令为：

■SLDT把局部描述符表寄存器中选择器的内容存回16位寄存器

或字存储单元中。

■LTR把全局描述符表中任务状态段描述符装入任务寄存器。

-STR把任务状态寄存器选择器字段的内容存回16位寄存器或

字存储器操作数中。

-LMSW把16位寄存器或2字节的存储器内容装入机器状态字寄

存器。

■SMSW把机器状态字寄存器内容存回16位寄存器或存储器中

-LAR加载访问权指令-VERR读检验指令

■LSL加载段边界指令.VERW写检验指令

-ARPL调整要求的特权级

80286微处理器

■工作方式

80286有实地址和保护虚地址两种工作方式，二者可

以通过将机器状态字寄存器中的PE位清零和置“1”来

互相切换。

-实地址方式：模拟一个高速的8086微处理器的运行。

但二者的内部结构不同，故在中断处理、运行状态等

方面存在差别。在实地址下把机器状态字寄存器中的

PE位置“1”就切换到保护方式。

-保护虚地址方式：它是充分发挥80286效能的工作方

式。其寻址空间物理地址的形成方式和中断资源的使

用等与实地址方式有所不同。在保护方式下，把机器

状态字寄存器中的PE位清零就切换到实地址方式。

图14」80286物理地址的形成

■80286微处理器

■中断系统：

80286在实方式下有5种中断源：

■外部非屏蔽中断

-外部可屏蔽中断

-协处理器异常中断

■内部中断和指令中断

其中断结构与处理方式与8086相同。

80286在保护方式下的中断类型与实方式下相同,

只是在中断向量表、中断结构、中断处理方式上与实

地址方式有较大差别。

80286微处理器

■任务管理

■支持多任务操作

■任务，就是一个程序所具有完全独立的执行

环境的基本功能块。它可以是一个程序，也

可以是一个程序的一部分。

■80286在保护方式下从处理开始到处理结束

有多个任务多次进入和退出处理。

■实方式下的单任务操作就是从处理开始到处

理结束只有一个任务独占处理器的全部资源。

80286微处理器

■80286的总线操作有六种类型：

-存储器读

-I/O读

-存储器写

-I/O写

-中断应答

-暂停/停机

-数据传输的最大速率为2个时钟周期传送一个字。

§14.1.480386微处理器

■1985年推出

■32位微处理器

■132条引脚

Intel80386的基本体系结构如图14.2所示。

它由中央处理器部件，存贮管理部件和总线接

口部件组成：

分段部件分页部件

总线控制

有效地址总纹_3输入加法器HOLD,INTR,

声效地址总线/予加法器页面超高请求特权NMLERROR

描述存BUSYRESET,

寄存器速缓存

7Z\HLDA

r-%界限和控制和特

属性PLA性PLA靠

期

BEO-BE3

内部控制总线地址A2-A31

驱动器M/fO,D/C

保护检流水线I/OW/R,LOCK

测部件总线宽度ADS,NA

控制BSIG,READY

在叶DO-D31

收发器

移位地址

加法器

译码和预取器界

乘/除指令和

定序译码限检测器

指令流

寄存器堆控制2个译码指16字节指

令队列

ROM令队列32位

/\ALU控制

控制指令预译码指令预取

ALU

ALU总线

图14.2Intel80386的基本体系结构

「

80386微处理器

■L中央处理部件（CPU）

CPU由指令部件和执行部件构成。

■指令部件：

-指令部件包括指令预取器和指令译码器。

指令预取器负责预取指令，在总线空闲周

期，把下面4个字节的指令读入16字节的指令

预取队列，由指令译码器对操作码进行译码，

并将其存入译码指令队列供执行部件使用。

80386微处理器

■执行部件：

-执行部件包括8个用于地址计算和数据操作的32

位通用寄存器和一个以加速移位、循环移位、乘

法和除法操作的64位桶形移位器。

-乘/除法器能在每个时钟周期内完成一位的乘/除

法操作，最快在40个时钟周期内进行32位的乘

法或除法。

80386微处理器

■2,存贮管理部件

-80386的存储器管理部件（MMU）包括一个分段部

件、一个分页部件和保护测试部件。

■分段部件根据执行部件的请求，完成有效地址的计算，以

完成逻辑地址到线性地址的转换，同时完成总线周期分段

的合法性检查（由保护测试部件来完成），然后将转换的

线性地址随同总线周期事务处理信息发送到分页部件，再

由分页部件负责请求总线接口部件的总线服务。

-分段部件通过提供一个额外的寻址器件对逻辑地址空间进

行管理，既可以实现任务之间的隔离，也可以实现指令和

数据的再定位。

.而分页部件则将分段部件或指令预取部件产生的线性地址

转换成物理地址。每一页为4K字节，每一段可以是一页，

也可以是若干页。

80386微处理器

■80386的存储器由一个或多个可变长度的段组成，最大

的段可为4G字节。给定区域的线性地址空间（或一个

段）可以有相应的属性。这些属性包括类型（堆栈、

代码或数据）、位置、大小和保护特性。80386上的每

一个任务最多可以有16384个段，每个段最大可达4G

字节因此，可以为每个任务提供64T字节的虚拟存储器

■分段部件为应用程序和操作系统之间的相互隔离和保

护提供了4级保护。这种由硬件加强的保护使系统设计

具有高度的完整性。

80386微处理器

■3.总线接口部件

功能是：

■在接收指令读取、数据传送、分段部件和分

页部件的请求时优化编排这些请求级，以满

足中央处理器进行外部总线传送的要求和最

大限度的利用总线的带宽。

■还产生和处理执行当前总线周期的各种信号。

80386微处理器

■4.寄存器组

■Intel80386芯片内集成了7类寄存器，共32个。

■通用寄存器■系统地址寄存器

-指令指针

・调试寄存器测试寄存器

-标志寄存器■控制寄存器

■段寄存器

80386微处理器

图14_二anwau的涌田秀右裳

80386微处理器

■指令指针和标志寄存器

■指令指针日P是一个32位的寄存器,用于保存下一条待预

取的指令的偏移量。其低16位即为8086中的IP。

■标志寄存器EFLAGS,也是一个32位的寄存器，如图144

所示。

■标志可分为以下三类：

状态标志：反映执行一条指令后的状态与结果。它

们是:OF、SF、ZF、AF、PF、CF,共6个。

控制标志：用于控制处理器的工作方式。如DF。

系统标志：用于设置系统的工作方式等。它们是：IF、

TF、IOPL、NT、VM、RFO其中VM和RF是为80386

扩充的标志。

标志

4321098765432109876543210

VRNI0P0DITSZAPC

EFLAGSIntel公司留用MF0TLFFFFFF0F0FIF

虚拟方式-进位标志

继续标志奇偶校验标志

嵌套任务标志辅坳标志

I/O特权级零标志

上溢符号标志

方向标志自陷标志

允许中断

图14.480386的标志寄存器

80386微处理器

■段寄存器

80386有6个16位的段寄存器，它们用来

保存识别当前可寻址段的段选择符。其中CS

指定代码段，SS指定堆栈段，DS、ES、FS

和GS指定现行数据段。

■控制寄存器

80386有4个32位的控制寄存器，被命名

为。、、

CRCRiCR2^CR3O

80386微处理器

■系统地址寄存器

80368有4个专用寄存器用来访问80268/80368

保护方式所支持的表和段。这4个寄存器分别为:32

位的GDTR和IDTR,16位的DTR和TR。他们访问的

表和段是GDT（全局描述符表）、IDT（中断描述符表）、

LDT（局部描述符表）、TSS（任务状态段.）。

-调试寄存器

有个位的调试寄存器。、

80386632DRDR.DR2>

和如图所示。

DR3>DI%DR7,14.5

80386微处理器

3116150

断点。线性地址DRo

断点1线性地址DRi

断点2线性地址DR2

断点3线性地址DR3

Intel公司留用DR4

■公司留用

DRs

BBBBBBB

0000000000DR6

TSD3210

RWRWLENRWLENRWGGLGLGLGLGL

LENLEN00000DR7

333021011000DEE33221100

3116150

图14.580386的调试寄存器

80386微处理器

■测试寄存器

80368有2个32位的测试寄存器TI%和

TR7,用于控制对转换后援缓冲器中的内容

可寻地址存贮器的测试。

80386微处理器

■5.80386的工作模式

80386有三种工作模式：实模式、保护

模式和虚拟8086模式。

■①实模式

工作在这种模式下的80386几乎与8086一样,

只不过速度更快了一些，并多了几条指令及几个

寄存器。80386的实模式可以访问32位通用寄存

器和采用带有32位超越指令前缀的寻址模式。

80386微处理器

＞实模式下的地址计算

A实模式下地址计算与8086相同，在8086中，段寄存

器内容乘以16（左移4个二进制位）再加上有效地址

（有效地址是高4位为0,低16位为偏移地址构成的

20位地址），就得到一个20位线性地址。

＞进入、脱离和返回实模式

»如果对CPU进行复位，则进入实模式下工作。止匕外，

一个系统要进入保护模式，开始时程序也要暂时进入

实模式。系统复位就可以进入实模式，然后再用一条

MOV至CR0的指令将PE位置位，即切换到保护模式，

从而离开实模式。从保护模式返回实模式仍可以用

MOV至CRO指令将CRO寄存器中的PE位复位来实现。但

必须用合法的实模式数值。

80386微处理器

■②保护模式

.在保护模式下，80386可以访问232=4GB的物理

存储器空间，段的长度是232=4GB,页功能是可

以选择的。在这种模式下，可以引入虚拟存储器

的概念，以扩充软件所占用的存储器空间，允许

程序大到64T(246B)。

-保护模式是从实模式转变过来的，执行指令：

MOVCRO,(reg或men)

使CRO中的保护允许位PE置1,即进入保护模式。

80386微处理器

＞保护模式地址计算

»保护模式下，地址由两部分组成，一部分是段基地址,

另一部分是32位偏移量，两者相加得到32位线性地址。

»保护模式下，段寄存器中的值是一个选择子，由它去

访问一个段描述符，从段描述符中获得段基地址，在

寻址过程中，描述符作为媒介物，提供段基地址、段

界限（大小）及属性。其寻址过程如图14.6。

»计算出的线性地址，在没有分页机构的情况下可以直

接用作物理地址，如图14.7所示；在有分页机构的情

况下，需要通过分页机构映射形成物理地址，如图

14.7所示。

80386微处理器

图14.6简化的保护方式下的寻址过程

80386微处理器

物理地址

图14.7带分页的简化的保护方式下的寻址过程

80386微处理器

在80386中使用的所有段均由描述符表描述。描述

符表共有三种：

■全局描述符表（一张）

■局部描述符表（多张）

■中断描述符表（一张）

每个表最多可以保存8192个8字节的描述符。为了

选择这些描述符，段寄存器的内容（选择器）的高13位

作为进入描述符表的索引。

每一个描述符表都有一个与之对应的寄存器分别是:

-全局描述符表寄存器（GDTR）

■局部描述符表寄存器（LDTR）

____■中断描述符表寄存器（IDTRJ

80386微处理器

-全局描述符表(GDT)含有可供系统所有任务使用的

描述符。GDT可以容纳除中断服务用的描述符即中断

和自陷描述符之外的任一类型的描述符。

-局部描述符(LDT)含有与一个给定的任务有关的描

述符。通常在设计操作系统时使每项任务有一个独立

的LDT。LDT可能只含有代码、数据、堆栈、任务门和

调用门描述符。LDT是一种将给定任务的代码段和数据

段同操作系统其余部分隔离开来的机构。

-中断描述符表(IDT)中包含有最多256个描述符。每个

描述符为8个字节，包含相应的中断处理程序的入口地

址和特性。IDT中可能只含有任务门、中断门和陷阱门。

80386微处理器

■分段存储器管理

.在保护模式下，指针不能直接给出物理地址，而要通

过分段部件的转换才能产生物理地址。这种转换过程

使用了以存储器为基础的所谓段描述符表。

■段描述符表内含有一些描述符，每个描述符由8个字节

组成，其中包括段的线性基地址和该段的界限（大小）

以及段的一些属性。'这些属性是：段的类型（代码段、

数据段、堆栈段或者某些专用段）、段的特权级、段

的单位长度、操作数的默认长度（16位或32位）。

■段选择符指向的目标叫做段描述符。段描述符含有线

性地址空间中某一给定区域。（即一个段）有关属性

的8个信息。

80386微处理器

■6.80386的引脚功能说明

■7.80386微机主板系统结构及支持总线

■①386微型计算机系统板简介

■②386微机系统支持芯片组简介

§14.1.580486微处理器

■1989年推出

-32位高性能微处理器

■片内

-存储管理部件（MMU）

-浮点处理部件（FPU）

■8K字节的超高速缓存部件，

-使用RISC设计技术，提高了指令的执行速度。

-在代码级的向上兼容性

■80486的性能比80386提高了3〜4倍。

80486微处理器

■内部结构与外部引脚

■将协处理器、高速缓存等集成到处理器内

■80486微处理器的内部结构见图14.10

■80486微处理器的引脚见图14.11。

64位部件间传送总线

JI32

32位数据总线

32

32位数据总线

线性地址总线普

总线接口A2-A31

\7\7PCD.PWT

基址/变BE0S-BE3#

桶式移位器分段部件分页超高速缓存地址驱动器

址总线

描述符部件32，

三8K字节写缓冲器4X80

寄存器文件寄存器

32物理地址

界限和属性WIBS超高速缓存32D0-D31

缓冲器数据总线收发器

ALUPUN—I

128好32ADSW/RD/CM/fOPCD.PWT

总线控制RDYLOCKPLOCKBOFFA20MBREO

预取器

位移总线/请求定序器HOLDHLDARESETINTRNMI

微指令

3232字节指FERR1»

令队列

1/代码流突发总线控制BRDYBLAST

2X16字节

浮点控制和保护指令译码白方=

总线宽度控制.BS1.6BS8

部件测试部件

JENFLUSHAHOLD.EADS

控制ROM译码指超高速缓存控制

浮点

令通路

寄存器文件奇偶校验的tPCHK

・^DP0-DP3

生成和控制

图14,1080486内部结构图

时钟

/I>A2-A31

32位地

数据总线限

32位r址总线

D0-D31<>BE2

数据I的

BEO

,ADS

总线控制］FfM/I0

D/C

80486

W/R»、总线周

INTR、微处理器5〔期定义

中断信号RESET:PEOCA

1MT.

/HOLD

HODA

超高速缓,AHOLD

,丽总线仲裁

存使无效郦^^REO

KEN"

超高速BRDY

缓存控制'FMBLAST突发控制

PWT

页面超高速BSE

.PCO［总线宽

缓存控制’BS16

度控制

,FREE-J

数据出>X

IGNNEUE2_

错报告pPl-

>〉奇偶校验

第20位A20M

地址屏蔽PCHA

图1411anAaumi日用工力台3图

80486微处理器

■它与80386相比：

■增加了

-数据奇偶监视

■总线突发控制

■片上超高速缓存控制

■地址屏蔽

■用于多处理器系统的信号。

-增加了增强的总线仲裁功能

-片上超高速缓存填充用的突发总线机构,

■行使无效机构

-奇偶校验的支持。

80486微处理器

■指令系统

■80486的指令系统包括完整的80386的指令

系统和80486扩充指令。

■采用RISC设计，减少了每条指令的平均占用

时钟周期数。

■对于使用频度较高的基本指令由原来的微码

控制改为硬件逻辑直接控制。

80486微处理器

■80486的指令可分为工工类：

■数据传送,高级语言支持

■算术运算■操作系统支持

■移位/环移■处理器控制

■串处理■浮点运算

■位处理■浮点控制

■控制转移

80486微处理器

■80486所支持的数据类型十分丰富：

-不带符号的二进制数

-带符号的二进制数，可以是8位、16位、32位或64位;

-浮点数据类型，可以是32位,单精度实数，64位双精

度实数和80位临时精度实数；

-BCD数据类型，可以是压缩和非压缩型的BCD数

-串数据类型，可以是位、字节、字或双字序列

-ASCH数据类型；指针数据类型；可以是32位或48位。

80486微处理器

■中断和异常

■80486同样能够定义256个中断向量或异常

处理程序，其中断处理与80386类似。另外

浮点处理部件使用的中断类型为7、13、16o

■操作方式

■实地址方式

■保护方式

■保护方式下的虚拟8086方式

都直接继承了80386的操作

§14.2IntelPentium微处理器

■1993年推出

■高性能32位结构的微处理器

■采用RISC技术

■集成度为310万只晶体管

■引进了诸如数据完态性在内的大型计算机的特性

■扩充了多重处理器的应用能力

■与86系列中原来的其他型号保持软件完全兼容。

IntelPentium微处理器

■在如下几方面对80486做了重大改进:

■采用超级标量体系结构

■浮点部件采用超级流水线技术

■增加了动态转移预测

■加大了片上超高速缓存的容量

■较强的错误检测和报告功能

■采用了更多的测试挂钩

■片上超高速缓存改用回写策略。

IntelPentium微处理器

■1995年至2000年期间，Intel又相继推出了:

■PentiumPro

■PentiumMMX

■PentiumII

■PentiumIII

■PentiumIVo

14.2.1Pentium微处理器

■1.Pentium采用的先进技术及其技术特点

■(1)Pentium采用的先进技术

.①CISC技术和RISC技术

CISC技术一复杂指令系统计算机技术(Complex

instructionsetcomputer,CISC)

RISC技术一精简指令系统计算机技术(Reduced

instructionsetcomputer,RISC)

■它们是基于不同理论和构思的两种CPU设计技术。

Intel公司在Pentium之前的CPU采用的CISC体系，从

Pentium开始，将CISC和RISC结合，实现更高的性能。

Pentium微处理器

■采用CISC技术的CPU有以下特点：

■指令系统中包含很多指令，既有常用指令，

又有用得较少的复杂指令，复杂指令实现较

复杂的功能，但指令码长，这使微处理器的

译码部件负担加重，速度减慢；

■访问内存是使用多种寻址方式；

■多采用微程序机制，在ROM中存放了众多的

微程序。

Pentium微处理器

■采用RISC技术的CPU有以下特点：

-指令系统只含简单而常用的指令，指令长度短，并且

每条指令的长度相同；

-采用流水线机制来执行指令，流水线机制是一种指令

级并行处理方式，在同样的时间段可以比非流水线机

制下执行更多的指令。

-大多数指令利用内部寄存器来执行，所以，只需要一

个时钟周期。提高了指令的执行速度，减少了对内存

的访问，使内存的管理简化。

Pentium的大多数指令是简化指令，但仍然保留了一

部分复杂指令，而对这部分指令采用硬件来实现。所以，

Pentium吸取了两者之长。

Pentium微处理器

■②超标量流水线技术

-所谓超标量，就是一个处理器中有多条流水线。

-在Pentium中，采用U和V两条流水线，每条流水线

均含有独立的ALU地址生成电路和连接数据高速缓

存Cache的接口，由此可通过各自的接口对高速缓

存存取数据，这称为高速缓存双端接口。双端接口

使Pentium具有更高的速度。

■超标量流水线机制使得Pentium能够对应一个时钟

周期执行两条整数运算指令，比相同频率的前一代

CPU实际速度提高一倍。

Pentium微处理器

■③分支预测技术

■分支预测技术能够预测转移是否发生，以确

定以后执行哪一段程序。

■Pentium用分支目标缓冲器(branchtarget

buffer,BTB)执行预测功能。

Pentium微处理器

■(2)Pentium的技术特点

-除了采用CISC和RISC相结合的技术、超标量流水线

技术和分支预测技术外，Pentium还有以下特点：

■外部采用64位总线，大大提高了数据的传输率

■设置了相互独立的片内指令高速缓存和数据高速缓存。

.对ADD、MUL、INC、DEC、PUSH、POP、JMP、CALL和

LOAD等常用指令采用硬件(组合逻辑)来实现，使这

些常用指令的执行速度大大提高。

■在实地的方声、保护方式和虚拟8086方式基础上增加

了系统管理方式(systemmanagemode,SMM)

Pentium微处理器

2.Pentium的原理结构

■(1)Pentium的主要部件

Pentium内部主要部件包括：

■总线接口部件■指令译码器

-U流水线和V流水线■浮点出来部件FPU

■指令高速缓存■分支目标缓冲器BTB

-数据缓存■控制ROM

■寄存器组。

-指令预取部件

Pentium微处理器

■(2)原理结构

■总线接口部件实现CPU于系统总线的连接，包括64

位数据线、32位地址线和若干控制信号线，以此实

现相互间的信号交流，并产生相应的总线周期信号。

-采用两条流水线U和V。流水线均有独立的ALU,两

者独立运行，U流水线可执行所有的整数运算指令，

V流水线只能执行简单的整数运算指令和数据交换

指令。每条流水线含有五级：取指、译码、生成地

址、执行指令和回写。

-指令高速缓存和数据高速缓存两者分开，从而减少

了指令预取和数据操作之间可能发生的冲突，并可

-----提图命中率。------------------------------------

Pentium微处理器

-指令预取部件每次取两条指令，若为简单指令，且后

一条指令不依赖于前一条指令的执行结果，则指令预

取部件便将两条指令分别送到U流水线和V流水线独立

执行。

-指令高速缓存、指令预取部件将原始指令送到指令译

码器，分支目标缓冲器则在遇到分支转移指令时用来

预测是否发生转移。

■Pentium内部还含有一个增强浮点处理部件(floating

processorunit,FPU)。在FPU中，采用快速硬件来实

现浮点加、乘、除运算，使浮点运算速度大为提高。

-控制ROM中，含有Pentium的微代码，控制部件直接控

制流水线。------------------------------------

Pentium微处理器

■3.Pentium的寄存器

Pentium处理器配备的寄存器可分为如下几类：

■(1)基本寄存器组：

包含通用寄存器、指令指针寄存器、标志寄存器、

段寄存器。

■(2)系统级寄存器组：

包含系统地址寄存器、Pentium控制寄存器。

■(3)调试寄存器组：

比如调试寄存器DR°〜DR3。

■(4)浮点寄存器组

1212.2PentiumMMX

■1996年底推出

■集成了450万个晶体管

■采用了MMX（多媒体扩展指令系统）技术

■片内Cache（一级Cache）扩展到32KB

■指令Cache和数据Cache都由原来的8KB扩展到

16KBo

■仍属P5架构

12.2.3PentiumPro

■1996年推出

■与后来推出的PentiumII和PentiumIII同属于P6架构

■集成了550万只晶体管

■内部核心频率为133MHz.

■片内Cache规模大小为16KB,其中指令Cache为8KB,

数据Cache为8KB。

■片内包括一个大小256KB的二级Cache芯片

■也采用了RISC技术

■是超级流水线型的，它的流水线深度比Pentium基本型

更深

12.2.4PentiumII

■1997年推出

■集成了750万个晶体管

■最IWJ频率达500MHz

■不但支持多媒体指令集MMX,而且除了16KB的一级指令

高速缓存和16KB的数据高速缓存外，还含有512KB的内

部二级高速缓存

■用一块印刷电路板使CPU和二级高速缓存装在一起，再

用外壳封装

■增加了由多分支预测技术、数据统计分析技术和推测

执行技术相结合而实现的动态执行机制。

12.2.4PentiumIII

■1999年2月推出

■内部核心集成了950万个晶体管

■钟频率可达800MHz

■二级高速缓存为512KB

■最大寻址空间达64GB

■增加了71条互联网流式单指令多设计的指令集

(streamingSIMD(single-instructionmultiple-

data)extension,SSE)。

12.2.4PentiumIV

■2001年推出

■内部含有4200万个晶体管

■主频高达3.6GHz

■采用一系列新技术面向网络功能和图像功能，具体如下:

-超长流水线技术。

■跟踪性指令高速缓存技术。

-采用双沿指令快速执行机制。

-能执行SSE2指令集。

§14.3IA-64体系架构

■IA是"Intel体系/IntelArchitecture”的缩写

■人们将Intel生产的CPU统称为Intel体系(IA)CPU。

■从80386开始，桌面PC使用的CPU,包含目前的Pentium

IV处理器都是32位架构的CPU,所以都被列为IA-32。

■Intel最新一代的Itanium处理器——“安腾”，是

IntelIA-64系列的第一个64位处理器产品，时钟频率

为800MHz。

■IA-64是Intel64位处理器的指令集架构ISA的名字，

Itanium是依据微架构设计，并根据IA-64特定硬件实

现的CPUo

1A・64体系架构

■IA-64主要特性：

■1.IA-64结构把三种指令捆绑成128位长的

单一指令，处理速度更快

■2•位模板控制并行指令的执行

■3.预测指令消除错误预测

■4.推测性装入指令

§14.3高档微机存储器的扩展技术

■§14.3.1PC微机存储器扩展技术概述

■1.高速缓冲存储器（Cache）

-高速缓冲存储器的设计利用了程序访问的

局部性原理，即程序有较大的概率再一次

访问新近被访问过的指令和数据。

■高速缓冲存储器相对于主存而言，速度快,

容量小。

PC微机存储器扩展技术概述

■2.虚拟存储技术

■虚拟存储器的工作原理

-通过存储器管理部件和操作系统将“主存一辅存"

组成的存储层次重新统一编址，从而提供一个比

实际内存大得多的虚拟存储器。

■虚拟存储器的地址称为虚地址

-虚地址向物理地址的转换由存储器管理部件自动

实现。

・编程人员在写程序时，可以访问比实际配置大得

多的存储空间，而不必考虑地址转换的具体过程。

PC微机存储器扩展技术概述

-通常只将虚拟地址空间的小部分映射到主存储器，

虚拟地址空间的大部分是映射到辅助存储器（如大

容量硬盘或光盘）上。

■当虚地址访问虚拟存储器时，存储器管理部件首先

查看该虚地址所对应单元内容是否已在主存中：

-若已在主存中，就自动将虚地址转换为主存物理地址，对

主存进行访问；

-若不在主存中，就通过操作系统将程序或数据由辅存调入

主存（同时，可能将一部分程序或数据从主存送回到辅

存），然后再进行访问。因此，每次访问虚拟存储器都必

须进行虚地址向物理地址的转换。

PC微机存储器扩展技术概述

■虚拟存储器常采用二维或三维的虚拟地址格式。

■在二维地址格式下，虚拟地址空间划分为若干

段或页，每个段或页由若干地址连续的存储单

元组成。

■在三维地址格式下，虚拟地址格式不同，虚拟

存储器分为三种：

■段式虚拟存储器

■页式虚拟存储器

■段页式虚拟存储器

PC微机存储器扩展技术概述

■段式虚拟存储器虚地址格式：

段号I段内地疝一

-页式虚拟存储器虚地址格式：

页号I页内地址一

-段页式虚拟存储器虚地址格式：

段号n#।页内地址

PC微机存储器扩展技术概述

■80x86微机系统中的虚拟存储技术

■8086/8088只支持实地址方式

■80286支持实地址方式和虚地址保护方式

■80386和80486则支持实地址方式、虚地址

保护方式和虚拟8086方式。

PC微机存储器扩展技术概述

■实地址方式下：

■使用低位地址线（Ao—49），寻址空间1MB。

■任何一个实际物理单元的地址由段地址和段

内