数字逻辑设计 - 组合逻辑第三部分

组合逻辑3Combinational

Logic2ZDMC

–

Lec.

#5复习

采用模块组件实现组合电路

显示译码器

竞争和冒险数字系统设计本节内容

选择器Multiplexer

加法器Adder

比较器Comparator数字系统设计3ZDMC

–

Lec.

#5数据选择器

Multiplexers

数据选择器是从多路输入线中选择其中的一路到输出线的一种组合电路。二选一数据选择器：

数据输入线D0-D1

选择线A0

输出线Y电路图表达式：Y=A0’D0+A0D1D0D1A0Y复习A1A0Y00D001D110D211D344选1

Multiplexer

四选一数据选择器逻辑图

D0

D1

D2

D3

A1

A0数字系统设计

功能表

Y

逻辑函数式Y=

A1’A0’D0+A1’A0D1+A1A0’D2+A1A0D3

ZDMC

–

Lec.

#5复习数字系统设计5ZDMC

–

Lec.

#5例：74HC153,两个“四选一”接成“八选一”

“四选一”只有2位地址输入，从四个输入中选中一个“八选一”的八个数据需要3位地址代码指定其中任何一个'

'

'

''

'

'

'

'

'

'

'Y

=(A2A1A0)D0

+(A2A1A0)D1

+(A2A1A0)D2

+(A2A1A0)D3

+(A2A1A0)D4

+(A2A1A0)D5

+(A2A1A0)D6

+(A2A1A0)D7利用S

'作为第3位地址输入端数字系统设计6ZDMC

–

Lec.

#574LS151I0

I1

I2

I3

I4

I5

I6

I7

74LS151S2S1S0E’Z’

Z数字系统设计7ZDMC

–

Lec.

#516-input

multiplexer

Two

74HC151scombined

toform

a

16-inputmultiplexer数字系统设计8ZDMC

–

Lec.

#5采用数据选择器设计组合电路

基本原理

Y=

D0A1’A0’

+D1A1’A0+D2A1A0’

+

D3A1A0

具有n-1位地址输入的数据选择器，可实现n个变

量布尔函数。

数据选择器就是一个带或（OR）

门的译码器

D0

D1

Y

D2

D3

A1

A0复习数字系统设计9ZDMC

–

Lec.

#5选择器实现逻辑功能Multiplexers

implement

logic

functions数字系统设计10ZDMC

–

Lec.

#5加法器：半加器Half

Adder,

HA半加器，不考虑来自低位的进位，将两个1位的二进制数相加.我们指定符号S(for

sum)

and

CO(for

carry)

to

the

outputs。输入为A和B。0011010101100001

S

=

A⊕

BCO

=

AB

真值表the

truth

table输

入

输

出A

B

S

CO一个异或门和一个与门复习S=

(A

BCI

'

+

A

BCI

+

ABCI

+

ABCI

')'CO

=

(A

B'

+

BCI

'

+

ACI

')'数字系统设计11ZDMC

–

Lec.

#5将两个1位二进制数A,B及来自低位的进位CI相加A00001111输

B

0

0

1

1

0

0

1

1入

CI

0

1

0

1

0

1

0

1输S01101001出CO00010111'

'

'

'

'

'

'74LS18374HC183全加器Full

Adder,

FA复习数字系统设计12ZDMC

–

Lec.

#5用加法器设计组合电路

基本原理：若能生成函数可变换成输入变量与输入变量相加

若能生成函数可变换成输入变量与常量相加输入输出D0000000011C0000111100B0011001100A0101010101Y30000011111Y20111100001Y11001100110Y01010101010例：将BCD的8421码转换为余3码

Y3Y2Y1Y0

=

DCBA+0011复习数字系统设计13ZDMC

–

Lec.

#5

用来比较两个二进制数的数值大小一、1位数值比较器A,B比较有三种可能结果∗

A

>

B(A

=1,B

=

0)则AB'

=1,∴Y(A>B)

=

AB'∗

A<

B(A

=

0,B

=1)则A'B

=1,∴Y(A<B)

=

A'B∗

A

=

B(A,B同为0或1),∴Y(A=B)

=

(A⊕B)'

复习数值比较器

MAGNITUDE

COMPARATOR数字系统设计14ZDMC

–

Lec.

#5多位数值比较器1.原理：从高位比起，只有高位相等，才比''

'

'

较下一位。例如：比较A3A2A1A0和B3B2B1B0Y(A<B)

=

A3B3

+(A3

⊕B3)'A2B2

+(A3

⊕B3)'(A2

⊕B2)'A1B1

+(A3

⊕B3)'(A2

⊕B2)'(A1

⊕B1)'A0B0Y(A=B)

=(A3

⊕

B3)'(A2

⊕

B2)'(A1

⊕

B1)'(A0

⊕

B0)'Y(A>B)

=

(Y(A<B)

+Y(A=B))'数字系统设计15ZDMC

–

Lec.

#5

复习Four-bit

Magnitude

Comparator

4位比较器数字系统设计16ZDMC

–

Lec.

#54-位比较器的真值表复习数字系统设计4位比较器17ZDMC

–

Lec.

#5复习数字系统设计8-bit

比较18ZDMC

–

Lec.

#5复习数字系统设计19ZDMC

–

Lec.

#5

显示译码器

1.

七段字符显示器

如：输入输出数字A3A2A1A0YaYbYcYdYeYfYg字形000000001001000110100010101100111100010011111110011000011011011111001011001110110110011111111000011111111110011123456789101010101111001101111011110001101001100101000111001011000111100000001112131415数字系统设计20ZDMC

–

Lec.

#5•

2.

BCD七段字符显示译码器（代码转换器）7448数字系统设计21ZDMC

–

Lec.

#5BCD-to-7段译码器/驱动共阳极7段LED显示数字系统设计22ZDMC

–

Lec.

#5Troubleshooting(故障查找)数字系统设计23ZDMC

–

Lec.

#5Troubleshooting(故障查找)

Comparing

the

observed

display

with

the

expecteddisplay

for

each

count,

we

see

several

important

points:

The

correct

segment

patterns

(0,1,3,67,and

8)

have

the

common

property

that

segments

e

and

f

are

either

both

on

or

both

off.

The

incorrect

segment

patterns

have

the

common

property

that

segments

e

and

f

are

in

opposite

states,

and

if

we

interchange

the

states

of

these

two

segments,

the

correct

pattern

is

obtained.数字系统设计24ZDMC

–

Lec.

#5组合逻辑电路中的竞争-冒险现象

竞争-冒险现象及成因

一、什么是“竞争”

两个输入“同时向相反的逻辑电平变化”，称存在“竞争”

二、因“竞争”而可能在输出产

生尖峰脉冲的现象，称为

“竞争-冒险”。数字系统设计25ZDMC

–

Lec.

#52线—4线译码器中的竞争-冒险现象当AB从10

→

01时，

在动态过程中可能出现00或11

所以Y3和Y0输出端可能产生尖峰脉冲。数字系统设计26ZDMC

–

Lec.

#5

消除竞争-冒险现象的方法一、接入滤波电容

尖峰脉冲很窄，用很