计算机组成原理学习通超星期末考试答案章节答案2024年

计算机组成原理学习通超星期末考试章节答案2024年以下叙述，正确的是()。

答案:存储器分为内部存储器和外部存储器;软件系统分为系统软件和应用软件;触摸屏既是输入设备又是输出设备;运算器与控制器合称CPU以下属于计算机主要应用的是()。

答案:科学计算;人工智能;多媒体技术;数据处理存储容量的基本单位是()。

答案:字节微型计算机属于第()代计算机。

答案:四与浮点数运算有关的指标是()。

答案:MFLOPS机器字长与()相等。

答案:数据总线位数以下不属于广义微型计算机的是()。

答案:超级计算机程序P的执行时间是10秒，编译优化后，P执行的指令数减少到原来的50%，而CPI增加到原来的2倍，则P新的执行时间是()秒。

答案:10计算机发展历程经历了()代。

答案:四以下叙述，错误的是()。

答案:所有存储器都可以长期存放程序和数据若浮点数结果尾数不是规格化数，将进行结果规格化。结果规格化有左规和右规之分，下列操作中，属于结果规格化的操作是()。Ⅰ.尾数左移1位，阶码加1

Ⅱ.尾数左移1位，阶码减1

Ⅲ.尾数右移1位，阶码加1

Ⅳ.尾数右移1位，阶码减1

答案:Ⅱ和Ⅲ某数采用IEEE754单精度浮点数格式表示为C4600000H，则该数的值是()。

答案:-1.75×29一个16×16点阵的汉字，需要()字节的存储空间。

答案:32设[X]原=1.X1X2X3X4，当满足()时，X<-0.5成立。

答案:X1必须为1，X2X3X4至少有一个为1某信息在传送没有出现错误，奇偶校验码11010110（最高位为校验位），应为()校验。

答案:奇计算机有符号数编码中，±0编码相同的是()。Ⅰ.原码

Ⅱ.反码

Ⅲ.补码

Ⅳ.移码

答案:Ⅲ和Ⅳ下列数据代码设为偶校验，则1011011的偶校验位为()。

答案:150个汉字和50个英文字母一共在计算机内部占用()字节。

答案:150某手机还剩128GB存储空间，若采用采样频率44.1KHz，16位音质进行录音，不采用压缩存储技术，该手机大约可以再存储()小时的声音。

答案:432.85-18.5用规格化IEEE754单精度浮点数格式表示为()。

答案:C1940000H若想将某个寄存器中的某几位置为1，可以使用的指令是()。

答案:OR假定有4个整数用8位补码分别表示r1=FDH，r2=99H，r3=FFH，r4=DDH，若将运算结果存放在一个8位的寄存器中，则下列运算会发生溢出的是()。

答案:r2×r4在定点运算器中，无论采用双符号位还是进位位判断溢出，一般用()。

答案:异或门在补码表示的机器数中，若某寄存器中原存的数为A5H，执行的一条指令后变为D2H，则表明执行的是()指令。

答案:算术右移某字长为8位的计算机中，已知整型变量x、y的机器数分别为[x]补=11110100，[y]补=10110010。若整型变量z=4×x+y/8，则z的机器数为()。

答案:11000110在浮点数加、减法中，对阶操作是指()。

答案:将较小的一个阶码调整到与较大的一个阶码相同在浮点数乘、除法中，不需要的操作是()。

答案:对阶如果X为负数，已知[X]补，求[-X]补应该()。

答案:[X]补连同符号位，所有位一起取反，末位加1下列一定会造成浮点数溢出的是()。

答案:阶码正溢出Cache的地址映射中，若主存的每一块只能映射到Cache的特定块上，称为()。

答案:直接映射某计算机字长64位，存储容量16GB，若按字编址，它的寻址范围是()。

答案:0～2G-1主存和Cache之间采用直接映射，块的大小为4个字，每个字64B，Cache容量为4KB，主存容量为1MB，主存地址格式应按()划分。

答案:8位,4位,8位在网络数据传送中常用的校验方法是()。

答案:CRC校验某计算机的存储系统由Cache－主存系统构成，Cache的存取周期为2ns，主存的存取周期为10ns，在CPU执行一段程序时，Cache完成存取的次数9600次，主存完成的存取次数400，该Cache－主存系统的效率是()。

答案:0.862下列关于闪存述说错误的是()。

答案:信息可读可写，并且读写速度一样快假定主存地址为32位，按字节编址，主存和Cache之间采用直接相联映射方式，Cache容量16KB，主存块大小为4个字，每个字32位，一致性策略采用写回法，Cache的总容量至少是()。

答案:288KB下面叙述中错误的是()。

答案:EPROM中的内容经一次写入后再也无法更改某32位计算机的Cache容量为16KB，Cache块的大小为64B，若主存与Cache地址映像采用2路组相联映射，则主存地址为1234E8F8H的单元装入Cache的地址是()。

答案:0100011111000某容量为256MB的存储器由若干16M×8位的DRAM芯片构成，该DRAM芯片的地址引脚和数据引脚总数是()。

答案:20对于RISC和CISC，以下说法错误的是()。

答案:对大多数计算任务来说，RISC程序所用的指令条数比CISC少下列关于RISC的叙述中，错误的是()。

答案:RISC普遍采用微程序控制器以下不能支持数值处理的是()。

答案:输入输出类指令在一个按字节编址的计算机系统中，若数据在存储器中以大端方案存放。假设int型变量i的地址为09000000H，i的机器数为13685204H，地址09000001H单元中的内容是()。

答案:68H某计算机有8个通用寄存器，采用32位定长指令字，操作码字段（含寻址方式位）为8位，某指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式。若基址寄存器可使用任一通用寄存器，且偏移量用补码表示，则偏移量的取值范围是()。

答案:-217~217-1某指令采用相对寻址方式，形式地址为-1000，地址1000的内容为2000，地址2000的内容为3000，地址3000的内容为4000，地址4000的内容为5000，PC的内容为4000，则该指令的操作数是()。

答案:4000通常指令编码的第一个字段是()。

答案:操作码直接转移指令的功能是将指令中的地址代码送入()。

答案:PC以下寻址方式中，获得操作数最快的是()。

答案:寄存器寻址假设变址寄存器R的内容为1000H，指令中的形式地址为2000H，地址1000H中的内容为2000H，地址2000H中的内容为3000H，地址3000H中的内容为4000H，则变址寻址方式的操作数是()。

答案:4000H下列有关处理器时钟脉冲信号的叙述中，错误的是()。

答案:处理器总是在每来一个时钟脉冲信号时就开始执行一条新的指令下列关于微处理器的描述中，正确的是()。

答案:微处理器可以用作微机的CPU同步控制是()。

答案:由统一的时序信号控制的方式某指令由4段组成，第1、3、4段所需时间为t，第2段所需时间为2t，若采用定长机器周期流水线，那么连续输入100条该指令时的加速比是()。

答案:2.43若CPU主频为4GHz，则CPU的时钟周期是()。

答案:0.25ns指令的微程序入口地址是()产生的。

答案:指令译码器控制存储器的位数取决于()。

答案:微指令字长某计算机采用微程序控制器，共有70条指令，公共的取指令微程序包含2条微指令，各指令对应的微程序平均由4条微指令组成，采用断定法，则微指令中下地址字段的位数至少是()。

答案:9下列不会引起指令流水阻塞的是()。

答案:数据旁路在链式查询方式中，靠近总线控制器的设备与远处设备相比()。

答案:优先级高“总线忙”信号的建立者是()。

答案:获得总线控制权的设备下列有关总线定时的叙述中，错误的是()。

答案:同步通信方式中，同步时钟信号可由多设备提供传输一张分辨为1920×1080像素、32位色的图片（采用无压缩方式），设有效数据传输率为12MB/s，大约需要的时间是()。

答案:0.69s计算机使用总线结构便于增减外设，同时()。

答案:减少了信息传输线的条数总线()技术可以使不同的信号在同一条信号线上传输，分时使用。

答案:复用总线控制方式可分为集中式和()式两种。

答案:分布为了对n个设备使用总线的请求进行仲裁，在计数器定时查询方式下需要使用的控制线数约()。

答案:[log2n]+2某同步总线的时钟频率为1GHz，宽度为64位，地址/数据线复用，每传输一个地址或数据占用一个时钟周期。若该总线支持突发传输方式，则一次“主存写”总线事务传输1024位数据所需要的时间至少是()。

答案:17ns某同步总线采用数据线和地址线复用方式，其中地址/数据线有64条，总线时钟频率为1GHz，每个时钟周期传送4次数据，该总线的带宽是()。

答案:32GB/s下列选项中，在I/O总线的数据线上传输的信息包括()。Ⅰ.I/O接口中的命令字Ⅱ.I/O接口中的状态字Ⅲ.中断类型号

答案:Ⅰ、Ⅱ、Ⅲ下列有关I/O接口的叙述中，错误的是()。

答案:采用统一编址方式时，CPU不能用访存指令访问I/O端口中断响应优先次序由高到低的是()。

答案:自陷→程序性→I/O→重启假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为1920×1080像素，颜色深度为32位，帧频为100Hz，显存总带宽的50%用来刷新屏幕，则需要的显存总带宽至少约为()。

答案:13.27Gb/s禁止中断的功能可以由()来完成。

答案:中断允许触发器在DMA方式下，数据从内存传送到外设经过的路径是()。

答案:内存→数据总线→DMAC→外设下列选项中，能引起外部中断的事件是()。

答案:键盘输入中断向量中保存的是()。

答案:中断服务程序的入口地址下列关于外部I/O中断的叙述中，正确的是()。

答案:CPU只有在处于中断允许状态时，才能响应外部设备的中断请求奇偶校验码只能用于检错。

答案:对运算器的功能就是执行加、减、乘、除四则运算。(

)

答案:错CPU以外的设备都称外部设备。

答案:错Cache是

主存容量的扩充。（

）

答案:错RISC计算机是精简指令计算机系统的简称。

答案:对引入虚拟存储系统的目的是提高存储速度。

答案:错CPU访问存储器的时间是由存储器的容量决定的,存储容量与越大,访问存储器所需要时间越长。

答案:错Cache是主存容量的扩充。

答案:错DMA方式进行外设与主机交换信息时,不需要向主机发出中断请求。

答案:错奇偶校验可以纠正代码中出现的错误。

答案:错运算器的功能就是执行加、减、乘、除四则运算。

答案:错奇偶校验码只能用于检错。（

）

答案:对RISC计算机是精简指令计算机系统的简称。（

）

答案:对描述浮点数操作速度的指标是

。

答案:MFLOPS以下有关RISC的描述，正确的是（）

答案:RISC的主要目标是减少指令数假定下列字符码中有奇偶校验位，但没有数据错误，采用奇校验的字符码是（）。

答案:11001011单地址指令中，为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个操作数常采需采用（）指定

答案:隐含寻址方式存储器进行一次完整的读写操作所需的全部时间称为（）。

答案:存取周期指令系统中采用不同寻址方式的目的主要是

。

答案:缩短指令长度，扩大寻址空间，提高编程灵活性通常划分计算机发展时代是以

为标准的。

答案:所用电子器件系统总线中地址线的功能是

。

答案:指定主存和I／O设备接口电路的地址计算机系统的输入输出接口是

之间的交接界面。

答案:主机和外围设备在规格化浮点数表示中，保持其他方面不变，将阶码部分的移码表示改为补码表示，将会使数的表示范围（）。

答案:不变若某数x的真值为-0.1010,在计算机中该数表示为1.0110，则该数所用的编码方法为

码。

答案:补堆栈寻址方式中，设Ri为通用寄存器，SP为堆栈指示器，Msp为SP指示的栈顶单元，如果进栈操作的动作是（Ri）->Msp，(SP)-1->SP，那么出栈操作的动作应为

。

答案:（SP)+1->SP,(Msp)->A采用十进制字符串数据表示时，-123的前分隔数字串、后嵌入数字串和压缩的十进制数串的字节长度分别是

。

答案:4,3,2指令译码器是对（）进行译码。

答案:指令的操作码字段所谓三总线结构的计算机是指______。

答案:I/O总线、主存总统和DMA总线三组传输线9位原码能表示的数据个数是

。

答案:511在整数定点机中，下述第______种说法是正确的。

答案:三种机器数均可表示-1；下列说法中正确的是（）。

答案:控制存储器可以用掩膜ROM、EPROM或闪速存储器实现下列选项（）不属于微操作控制信号发生器的输入特性

答案:指令的地址码字段在定点数运算中产生溢出的原因是

。

答案:运算的结果的操作数超出了机器的表示范围补码加/减法是指

。

答案:操作数用补码表示，连同符号位直接相加，减某数用加某数的机器负数代替，结果的符号在运算中形成；微程序控制器中，机器指令与微指令的关系是

。

答案:每一条机器指令由一段用微指令编成的微程序来解释执行。系统总线中的数据线、地址线和控制线是根据（

）来划分。

答案:总线传输的内容在下列cache替换算法中，命中率最高的是（）。

答案:近期最少使用（LRU）算法同步通信之所以比异步通信具有较高的传输频率，是因为同步通信

。

答案:用一个公共时钟信号进行同步通用寄存器是（）。

答案:可编程指定多种功能的寄存器原码加减交替除法又称为不恢复余数法，因此（）。

答案:仅当最后一步余数为负时，做恢复余数的操作微程序控制器中的控制存储器用来存放

。

答案:微程序在链式查询方式下，若有N个设备，则（

）。

答案:只有一条总线请求线下列因素下，与cache的命中率无关的是

。

答案:主存的存取时间下列关于机器语言的描述中，不正确的是（）

答案:用机器语言编写的程序执行速度比高级语言慢指令寄存器的位数取决于（）。

答案:指令字长在指令格式设计中，采用扩展操作码的目的是（）

答案:增加指令数量存储器和寄存器一样吗？如何区别存储器和寄存器？

答案:二进制数0和-0的原码分别是

和

。

答案:0.0000;1.0000二进制数0.1010的原码是

。

答案:0.1010在CPU中跟踪指令后继地址的寄存器是（）。

答案:程序计数器在主存和CPU之间增加高速缓冲存储器的目的是（）。

答案:解决CPU和主存之间的速度匹配问题在计数器定时查询方式下，若每次计数从上一次计数的终止点开始，则

（

）。

答案:每个设备使用总线的机会相等计算机系统中的存贮器系统是指

。

答案:cache、主存贮器和外存贮器零的原码可以用一下哪个代码表示

。

答案:10000000下列叙述中正确的是

（

）。

答案:微程序控制器比硬布线控制更加灵活微操作控制信号发生器的作用是（）。

答案:产生各种微操作控制信号电子计算机技术在60多年中虽有很大的进步，但至今其运行仍遵循着一位科学家提出的基本原理。这位科学家是

。

答案:冯.诺依曼系统总线中的数据线、地址线和控制线是根据（

）来划分

答案:总线传输的内容已知X和Y，计算X-Y，并指出结果是否溢出。（1）X=0.11011,Y=-0.11111（2）X=0.10111,Y=0.11011（3）X=0.11011,Y=-0.10011（4）X=-0.10110,Y=-0.00001

答案:（1）正溢出（2）-0.00100（3）正溢出（4）-0.10101已知X和Y，请计算X+Y，并指出结果是否溢出。（1）X=0.11011,Y=0.11111（2）X=0.11011,Y=-0.10101（3）X=-0.10110,Y=-0.00001（4）X=-0.11011,Y=0.11110

答案:（1）正溢出（2）0.00110（3）-0.10111（4）00.00011若x=103,y=-25，则下列表达式采用8位定点补码运算实现时，会发生溢出的是（）。

答案:x-y8位补码10010011等值扩展为16位后，其机器数为（）。

答案:1111111110010011在定点数运算中产生溢出的原因是（）。

答案:运算的结果的操作数超出了机器的表示范围两个补码数相加，采用1位符号位，当（）时，表示结果溢出。

答案:符号位进位和最高数值位进位异或结果为1补码加/减法是指（）。

答案:操作数用补码表示，连同符号位直接相加，减某数用加某数的机器负数代替，结果的符号在运算中形成当定点运算发生溢出时，应进行

。

答案:发出出错信息在双符号位判别溢出的方案中，出现正溢出时，双符号位应当为

。

答案:01在定点二进制运算器中，减法运算一般通过

来实现。

答案:补码运算的二进制加法器8位补码10010011等值扩展为16位后，其机器数为

。

答案:1111111110010011冯·诺依曼计算机的特点是什么？

答案:1二进制形式表示数据和指令2数据和指令存储在主存储器中3核心部件是控制器，运算器，存储器和输入设备，输出设备五大部件组成下溢指的是（）。

答案:运算的结果小于机器所能表示的最小负数/star3/origin/5709ff9de4b0578413d1ef0e.jpg

答案:生成多项式是=100101首先将准备传送的信息左移5位：101011001000111100000然后101011001000111100000÷100101=10011所以，CRC码=101011001000111110011设有8位有效信息，试位置编制海明码校验线路，说明编码方法，并分析所选方案具有怎样的检错与纠错能力。若8位信息为01101101，海明码是何值？

答案:海明码为011001100111设有16个信息位，如果采用海明校验，至少需要设置多少个校验位？应放在哪些位置上？

答案:（1）校验位数为6（2）共22位，放在海明码的1,2,4,8,16,22上。如果采用偶校验，0101010的校验位是（），0011011的校验位是（）。

答案:1;0设浮点数阶码的基数为8，下列浮点数尾数中规格化数是（）。

答案:11.101010在浮点数原码运算时，判定结果为规格化数的条件是（）。

答案:尾数的最高数值位为1长度相同但格式不同的2种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同，则它们可表示的数的范围和精度为（）。

答案:前者可表示的数的范围大但精度低今有两数00100110和01000111，求两数之和。（1）两数都是二进制码，结果用十进制表示，其值为

；（2）两数都是BCD码，结果用十进制表示，其值为

。

答案:109;73在计算机中，用BCD码表示0-99之间的数需要用

位，一个字节可以存放

个一位BCD码。

答案:8,2某数在计算机中用8421码表示为011110001001，其真值为

。

答案:789已知大写英文字母A的ASCII码为41H，现字母F被存放某个存储单元中，若采用偶校验（假设最高位作为校验位），则该存储单元中存放的十六进制数据是

。

答案:C6H目前在小型机和微型计算机里普遍采用的字符编码是

。

答案:ASCII码/ananas/latex/p/232320

答案:=11000101，最高位为符号位=10111011，同上=00111011，同上写出下列各整数的原码、反码、补码表示（用8位二进制数）。其中MSB是最高位（符号位），LSB是最低位。（1）-35

（2）127

（3）-127

（4）-1

答案:[-35]原=10100011

[127]原=01111111

[-127]原=11111111

[-1]原=10000001[-35]反=11011100

[127]反=01111111

[-127]反=10000000

[-1]反=11111110[-35]补=11011101

[127]补=01111111

[-127]补=10000001

[-1]补=11111111/ananas/latex/p/232315

答案:当X为负值时，,,所以本题假设X为小数，n为小数点后的有效位在计算机中，从负数的原码转换成补码时，通常采用取数的的反码，并在最低位+1的方法。四位二进制补码所能表示的十进制整数范围是______至______。

答案:-8;-8;-8;-8;-8;+7;7;+7;+7;+7;+7/ananas/latex/p/109108

答案:-0.0100下列数中最大的数是______。

答案:(227)8若十进制数为37.25，则相应的二进制数是（

）。

答案:100101.01/ananas/latex/p/109107

答案:1.0101下列数中最小的数是______。

答案:（52）8在下列机器数_____中，零的表示形式是唯一的。

答案:补码针对8位二进制数，下列说法中正确的是

。

答案:-127的反码等于0的移码定点8位字长的字，采用2的补码形式表示8位二进制整数，可表示的数范围为

。

答案:-128～+127计算机系统中采用补码运算的目的是为了

。

答案:简化计算机的设计n+1位（含符号位）定点整数原码的范围是（），n+1（含符号位）定点小数原码的范围是

（）。

答案:;,

;-(2^n-1;;,

;-(1-2^n程序P在机器M上的执行时间是20秒，编译优化后，P执行的指令条数减少到原来的70%，而CPI增加到原来的1.2倍，则P在M上的执行时间是

。

答案:16.8秒现代计算机系统如何进行多级划分？这种分级观点对计算机设计会产生什么影响？

答案:从第一至五级分别为微程序设计级、一般机器级、操作系统级、汇编语言级、高级语言级。采用这种用一系列的级来组成计算机的概念和技术，对了解计算机如何组成提供了一种好的结构和体制。而且用这种分级的观点来设计计算机，对保证产生一个良好的系统结构也是很有帮助的。什么是存储程序概念？

答案:“存储程序”是把指令以代码的形式事先输入到计算机的主存储器中，即用记忆数据的同一装置存储执行运算的命令，这些指令按一定的规则组成程序；“程序控制”是当计算机启动后，程序就会控制计算机按规定的顺序逐条执行指令，自动完成预定的信息处理任务。列出并概要定义计算机的主要结构部件。

答案:计算机中有四种主要的结构组件：中央处理器（CenterProcessorUnit,CPU):它控制计算机的操作并且执行数据处理功能，简称处理器。主存储器（MainMemory)：存储程序和数据输入输出（Input/Output,I/O)：在计算机和外部设备之间传输数据系统互连：为CPU、主存储器和I/O之间提供通信机制，也就是总线系统。冯.诺依曼计算机结构的核心思想是

。

答案:存储程序控制计算机的四个主要功能是什么？

答案:计算机的基本功能有：数据处理、数据存储、数据传输和控制。计算机结构与计算机功能在概念上有何区别？

答案:Computerstructurereferstothewayinwhichthecomponentsofacomputerareinterrelated.Computerfunctionreferstotheoperationofeachindividualcomponentaspartofthestructure.计算机组成与计算机体系结构在概念上有何区别？

答案:计算机体系结构是哪些对成员可见的系统属性。换句话说，这些属性直接影响到程序的逻辑执行。计算机组成是实现结构规范的操作单元及其相互连接。SRAM靠（）存储信息。

答案:触发器若RAM芯片内有1024个单元，用单译码方式，地址译码器有（

）条输出线；用双译码方式，地址译码器有（

）条输出线。

答案:1024;64DMA技术的出现使得（A）可通过（B）直接访问（C）。

答案:A.外围设备；B.DMA控制器；C.内存如果认为CPU等待设备的状态信号是处于非工作状态(即踏步等待)，那么在下面几种主机与设备之间的数据传送中：

主机与设备是串行工作的；

主机与设备是并行工作的，

主程序与设备是并行运行的。

答案:程序查询方式;程序中断方式;DMA方式设浮点数阶码为8位（含1位阶符），尾数为24位（含1位数符），则32位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为

，最小正数为

，最大负数为

，最小负数为

。

答案:2^127(1-2^-23;2^-129;2^-128(-2^-1-2^-23;-2^127根据操作数所在位置，指出其寻址方式。（1）操作数在寄存器中，为（

）寻址方式。（2）操作数地址在寄存器中，为（

）寻址方式。（3）操作数在指令中，为（

）寻址方式。（4）操作数地址（主存）在指令中，为（

）寻址方式。（5）操作数的地址，为某一寄存器内容与位移量之和，可以是（

，

，

）寻址方式。

答案:寄存器;寄存器间接;立即;直接;相对；基值；变址半导体动态RAM靠

存储信息。

答案:电容;栅极电容;电容存储电荷的原理；电容器上的电荷;电容存储电荷的原理;

MOS电路中的栅极电容向左规格化的规则为尾数（），阶码（）。

答案:左移1位;减1指令的寻址方式有顺序和跳跃两种，采用跳跃寻址方式可以实现（）

答案:程序的条件转移和无条件转移设机器字长16位，存储器按字编址，对于单字长指令而言，读取该指令后，pc址自动加

答案:1中断向量地址是（）

答案:中断服务例行程序入口地址的指示器三级时序系统提供的三级时序信号是（）。

答案:机器周期、节拍、脉冲同步控制是

。

答案:由统一时序信号控制的方式。一个节拍信号的宽度是指______。

答案:时钟周期指令系统中采用不用寻址方式的目的主要是______________。

答案:缩短指令长度，扩大寻址空间，提高编程灵活性。引入多道程序的目的在于（

）。

答案:充分利用CPU，减少CPU等待时间在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一块的位置上，则这种方法称为______。

答案:全相联映射总线的异步通信方式（

）。

答案:不采用时钟信号，只采用握手信号采用DMA方式传送数据时，每传送一个数据就要占用一个（）的时间。

答案:存储周期计算机的外围设备是指（）

答案:除了CPU和内存以外的其他设备下列陈述中正确的是(

)。

答案:中断响应过程是由硬件和中断服务程序共同完成的CPU对通道的请求形式是

。

答案:I/O指令通道对CPU的请求形式是

。

答案:中断通道程序是由

组成。

答案:通道指令(通道控制)如果有多个中断同时发生，系统将根据中断优先级最高的中断请求。若要调整中断事件的响应次序，可以利用。

答案:中断屏蔽对某个寄存器中操作数的寻址方式称为寻址。

答案:寄存器单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一数常需采用

。

答案:隐含寻址方式指令系统中采用不同寻址方式的目的主要是。

答案:缩短指令长度，扩大寻址空间，提高编程灵活性在cache的地址映射中，若主存中的任意一块均可映射到cache内的任意一块的位置上，则这种方法称为

。

答案:全相联映射虚拟段页式存储管理方案的特点为

。

答案:空间浪费小、存储共享容易、存储保护容易、能动态连接下列说法中不正确的是

。

答案:多级存储体系由cache、主存和虚拟存储器构成采用虚拟存储器的主要目的是

。

答案:扩大主存储器的存储空间，并能进行自动管理和调度相联存储器是按

进行寻址的存储器。

答案:内容指定方式某SRAM芯片，其容量为512错8位，加上电源端和接地端，该芯片引出线的最小数目应为

。

答案:19某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是

。

答案:0~2M某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是。

答案:0~1M某机字长32位，存储容量1MB，若按字编址，它的寻址范围是

。

答案:0~256K某DRAM芯片，其存储容量为512K错8位，该芯片的地址线和数据线数目为

。

答案:19，8某SRAM芯片，其存储容量为64K错16位，该芯片的地址线和数据线数目为

。

答案:16,16某计算机字长16位，它的存储容量64KB，若按字编址，那么它的寻址范围是

。

答案:0~32K和外存储器相比，内存储器的特点是。

答案:容量小，速度快，成本高存储周期是指

。

答案:存储器进行连续读和写操作所允许的最短时间间隔计算机的存储器采用分级存储体系的主要目的是

。

答案:解决存储容量、价格和存取速度之间的矛盾存储单元是指。

答案:存放一个机器字的所有存储元集合存储器是计算机系统中的记忆设备，它主要用来。

答案:存放数据和程序在定点数运算中产生溢出的原因是。

答案:运算的结果超出了机器的表示范围下列说法中正确的是。

答案:只有将两个正数相加时才有可能产生溢出在定点运算器中，无论采用双符号位还是单符号位，必须有

，它一般用来实现。

答案:溢出判断电路，异或门在定点二进制运算器中，减法运算一般通过

来实现。

答案:补码运算的二进制加法器运算器虽有许多部件组成，但核心部分是

。

答案:算术逻辑运算单元若浮点数用补码表示，则判断运算结果是否为规格化数的方法是

。

答案:数符与尾数小数点后第1位数字相异长度相同但格式不同的2种浮点数，假设前者阶码长、尾数短，后者阶码短、尾数长，其他规定均相同，则它们可表示的数的范围和精度为

。

答案:前者可表示的数的范围大但精度低若某数x的真值为-0.1010，在计算机中该数表示为1.0110，则该数所用的编码方法是

码。

答案:补假定下列字符码中有奇偶校验位，但没有数据错误，采用偶校验的码是

。

答案:11001001IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位。则它所能表示的最小规格负数为。

答案:-1错2-1024IEEE754标准规定的32位浮点数格式中，符号位为1位，阶码为8位，尾数为23位。则它所能表示的最大规格化正数为

。

答案:+(2-223)错2+127定点8位字长的字，采用2的的补码形式表示8位二进制整数，可表示的数范围为

。

答案:-128~+127计算机系统中采用补码运算的目的是为了。

答案:简化计算机的设计针对8位二进制数，下列说法中正确的是。

答案:-127的反码等于0的移码在机器数中，

的零的表示形式是唯一的。

答案:补码计算机硬件能直接执行的只有。

答案:机器语言50年代，为了发挥

的效率，提出了技术，从而发展了操作系统，通过它对进行管理和调度。

答案:硬设备，多道程序，硬软资源某寄存器中的值有时是地址，因此只有计算机的

才能识别它。

答案:指令冯·诺依曼机工作方式的基本特点是。

答案:按地址访问并顺序执行指令至今为止，计算机中的所有信息仍以二进制方式表示的理由是

。

答案:物理器件性能所致计算机系统中的存储器系统是指。

答案:主存储器和外存储器1、完整的计算机系统应包括。

答案:配套的硬件设备和软件系统对计算机的产生有重要影响的是：______。

答案:莱布尼兹、布尔、图灵冯·诺依曼机工作的基本方式的特点是______。

答案:按地址访问并顺序执行指令在计算机术语中，将运算器和控制器合在一起称为______，而将______和存储器合在一起称为______。

答案:CPU；中央处理器;中央处理器（CPU）;CPU；中央处理器；中央处理器（CPU）;主机;存储______并按______顺序执行，这是______型计算机的工作原理。

答案:程序;地址;冯·诺依曼；写出对应的中文全称：CPI

答案:执行一条指令所需的时钟周期数；执行一条指令所需的时钟周期写出对应的中文全称：FLOPS

答案:浮点运算次数每秒写出对应的中文全称：I/O

答案:输入输出系统；输入输出；输入输出设备；输入设备与输出设备写出对应的中文全称：ALU

答案:算术逻辑运算单元；运算器；算术逻辑单元；算术逻辑运算写出对应的中文全称：CPU

答案:中央处理单元；中央处理器存取周期

答案:存取周期(Memory

Cycle

Time),是指存储器连续启动两次独立的存储器操作所需的最短间隔时间。通常,存取周期大于存取时间。存储元

答案:存储元是计算机存储系统中存储一位二进制数据的最小元,也称存储位,是构成存储单元的基本部件。存取时间

答案:存取时间(Memory

Access

Time)又称存储器的访问时间,是指启动一次存储器操作(读或写)到完成该操作所需要的时间。存取时间又分为读出时间和写入时间。读出时间是从存储器接到有效地址开始,到产生有效输出所需的时间;写入时间是从存储器接到有效地址开始,到数据写入到被选中的存储单元所需时间。指令字长

答案:一条指令的二进制代码位数。机器字长

答案:指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。存储单元

答案:在存储器中有大量的存储元,把它们按相同的位划分为组,组内所有的存储元同时进行读出或写入操作,这样的一组存储元称为一个存储单元。一个存储单元通常可以存放一个字节;存储单元是CPU访问存储器的基本单位。在异步串行传送系统中，字符格式为：1个起始位、8个数据位、1个校验位、2个终止位。若要求每秒传送120个字符，试求传送的波特率和比特率。

答案:波特率=（1+8+1+2）×120=1440bit/s比特率=8/12×1440=960波特在一个32位的总线系统中，总线的时钟频率为66MHz，假设总线最短传输周期为4个时钟周期，试计算总线的最大数据传输率。若想提高数据传输率，可采取什么措施？

答案:66M/4×4=66MB/s

可以提高时钟频率或者增加总线宽度设总线时钟频率为8MHz,一个总线周期等于一个时钟周期。如果一个总线周期中并行传送16位数据，试问总线的带宽是多少？

答案:8M×2B=16MB/sDMA是主存与外设之间交换数据的方式,也可用于主存与主存之间的数据交换。

答案:错DMA控制器和CPU可同时使用总线。

答案:错为保证中断服务程序执行完毕以后,能正确返回到被中断的断点继续执行程序,必须进行现场保存操作。

答案:对单级中断与多级中断的区别是单级中断的硬件结构是一维中断,而多级中断的硬件结构是二维中断。

答案:错CPU在响应中断后可立即响应更高优先级的中断请求(不考虑中断优先级的动态分配)。

答案:错中断方式一般适合于随机出现的服务。

答案:对一旦中断请求出现,CPU立即停止当前指令的执行,转去受理中断请求。

答案:错所有的数据传送方式都必须由CPU控制实现。

答案:错在计算机系统中，CPU对外围设备的管理除程序查询方式、程序中断方式外，还有______方式，______方式和______方式。

答案:DMA;通道;外围处理机；IO处理机DMA的数据块传送可分为_______________、________________和_______________阶段。

答案:预处理;数据传送;后处理在程序中断控制方式中,虽有中断请求,但为了保证禁止某些中断以提供某一特定的服务,这可以由CPU中的________________触发器和为中断源设置的__________________触发器控制实现。

答案:中断允许;中断屏蔽若采用硬件向量法形成中断服务程序的入口地址,则CPU在中断周期需完成保存断点、

和

操作。

答案:硬件关中断；关中断;向量地址送至PC；转向中断服务程序CPU响应中断时要保护现场，包括对

和

的保护,前者通过硬件自动实现，后者可通过编程实现。

答案:PC内容;断点；程序的断点；程序断点;寄存器内容；通用寄存器和状态寄存器的内容；通用寄存器和状态寄存器内容中断向量可提供

。

答案:中断服务程序入口地址以下叙述______是正确的。

答案:中断方式一般用于处理随机出现的服务请求在中断周期中，将允许中断触发器置“0”的操作由__________完成。

答案:硬件中断服务程序的最后一条指令是_________。

答案:中断返回指令以下__________是错误的。

答案:中断向量就是中断服务程序的入口地址中断向量表用于保存_________。

答案:中断服务子程序入口地址CPU响应中断的时间是

。

答案:执行周期结束;响应中断请求的条件是_____________。

答案:外设工作完成和系统允许时外围设备在__________条件下可以提出中断请求。

答案:外设工作完成和系统允许中断中断向量地址是____________。

答案:中断服务程序入口地址的地址禁止中断的功能可由

来完成。

答案:中断允许触发器主机、外设不能并行工作的方式

。

答案:程序查询方式以下说法正确的是____________。

答案:接口一定要和总线连接假设磁盘采用DMA方式与主机交换信息,其传输速率为2MB/s,而且DMA的预处理需1000个时钟周期,DMA完成传送后处理中断需500个时钟周期。如果平均传输的数据长度为4KB,试问在硬盘工作时,50MHz的处理器需用多少时间比率进行DMA辅助操作(预处理和后处理)。

答案:DMA传送过程包括预处理、数据传送和后处理三个阶段。传送4KB的数据长度需：4KB／2MB/s

=0.002

秒如果磁盘不断进行传输，每秒所需DMA辅助操作的时钟周期数为：(1000+500)／0.002=750000故DMA辅助操作占用CPU的时间比率为：[750000／(50×106)]×100%=1.5%用8K×8的RAM芯片和2K×8的ROM芯片设计一个10K×8的存储器,ROM和RAM的容量分别为2K和8K,ROM

的首地址为0000H,

RAM

的末地址为3FFFH

。⑴

ROM存储器区域和RAM存储器区域的地址范围分别为多少?⑵

画出存储器控制图及与CPU的连接图。

答案:⑴

ROM的首地址为0000H,ROM的总容量为2K×8,所以末地址为07FFH。

RAM的末地址为3FFFH

,RAM的总容量为8K×8,所以,3FFFH-首地址=1FFFH,首地址为2000H

。

⑵

设计方案

方法一:

以内部地址多的为主,地址译码方案为:用A13来选择,当A13=1时选RAM。当A13

A12

A11=000

时选ROM,如下图所示。

方法一的CPU与存储芯片的连接图

方法二:

以内部地址少的为主,地址译码方案为:用A13A12A11作译码器输入,则Y0选ROM,Y4、Y5、Y6、Y7均选RAM,如图3-31所示。

方法二的CPU与存储芯片的连接图有一个16K×16的存储器，用1K×4位的DRAM芯片（内部结构为64×16，引脚同SRAM）构成，设读/写周期为0.1μs，问：⑴采用异步刷新方式，如单元刷新间隔不超过2ms，则刷新信号周期是多少？⑵如采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？死时间率是多少？

答案:⑴

采用异步刷新方式,在2ms时间内分散地把芯片64行刷新一遍,故刷新信号的时间间隔为2ms/64=31.25μs,即可取刷新信号周期为31μs。⑵

如采用集中刷新方式,假定T为读/写周期,如16组同时进行刷新,则所需刷新时间为64T。因为T单位为0.1μs,2ms=2

000μs,则死时间率=64T/2

000×100%=0.32%。(

)动态RAM和静态RAM都是易失性半导体存储器。

答案:对(

)CPU访问存储器的时间是由存储器的容量决定的,存储器容量越大,访问存储器所需的时间越长。

答案:错(

)计算机的内存由RAM

和ROM

两种半导体存储器组成。

答案:对(

)一般情况下,ROM和RAM在存储体中是统一编址的。

答案:对RAM

芯片并联时可以___。

答案:增加存储器字长组成2M×16位的内存,可以使用___。

答案:2M×4位进行并联某一SRAM芯片,其容量为512×16位,除电源端和接地端外,该芯片引出线的最小数目应为___。

答案:25下面所述不正确的是___。

答案:内存储器中存储的信息均是不可改变的若RAM中每个存储单元为16位,则下面所述正确的是___。

答案:地址线与16无关若SRAM芯片的容量是4M×16位.则该芯片引脚中地址线和数据线的数目之和是___。

答案:38动态RAM的刷新是以___为单位进行的。

答案:行某计算机字长32位,存储容量是16MB

,若按双字编址,它的寻址范围是___。

答案:0~2M-1某计算机字长16位,其存储容量为2MB,若按半字编址,它的寻址范围是___。

答案:0~2M-1若一台计算机的字长为4

个字节,则表明该机器___。

答案:在CPU

中能够作为一个整体处理32

位的二进制代码下列元件中存取速度最快的是___。

答案:寄存器内存若为16MB,则表示其容量为___KB

。

答案:16384以下四种类型的半导体存储器中,以传输同样多的字为比较条件,则读出数据传输率最高的是___。

答案:SRAM一个四体并行交叉存储器,每个模块的容量是64K×32位,存取周期为200ns,在下述说法中正确的是___。

答案:在200ns内,存储器能向CPU提供128位二进制信息下列说法中___是正确的。

答案:半导体RAM是易失性的,而静态RAM只有在电源不掉时,所存信息是不易失的某存储器容量为32K×16位,则___。

答案:地址线为15根,数据线为16根RAM芯片串联的目的是___,并联的目的是___。

答案:增加存储单元数量,增加存储器字长使用DRAM存储器,必须有___电路;而不需这种电路的是___。

答案:刷新,静态存储器在ROM存储器中必须有___电路,需要刷新的是___。

答案:地址译码,动态存储器(

)多体交叉存储器主要解决扩充容量问题。

答案:错(

)Cache是内存的一部分,它可由指令直接访问。

答案:错有一个Cache的容量为2K字，每块为16字，问：（1）

该Cache可容纳多少块？（2）

如果主存的容量是256K字，则有多少块？（3）

如果主存的地址有多少位？Cache的地址有多少位？（4）

在直接地址映像方式下，主存中的第i块映像到Cache中的哪一块？进行地址映像时，存储器地址分为哪几段？各段分别有多少位？

答案:(1)Cache的容量为2K字,每块为16字,则Cache中有2048/16=128块(2)如果主存的容量是256K字,则有256×1024/16=16384个块。(3)因为主存的容量是256K字=218字,所以主存的地址有18位。Cache的容量为2K字,所以Cache的地址有11位。(4)在直接地址映像方式下,主存中的第i块映像到Cache中第i

mod

128个块中。(5)存储器的字地址分成三段:区号、块号、块内地址。区号的长度为主存地址长度

与Cache地址长度之差,即18-11=7位,这7位做为标志存放在块表中,块地址长度与Cache中的块数有关,因为Cache中有128=27个块,所以块号为7位。块内字地址数取决于块的容量,因为每个块有16=24个字,所以块内字地址为4位。如果每个字由几个字节构成,则存储器的字节地址中还有字内的字节地址部分。格式如下:已知Cache命中率H=0.98，主存周期是Cache的4倍，主存存取周期为200ns，求Cache-主存的效率和平均访问时间。

答案:R=Tm/Tc=4;Tc=Tm/4=50ns;平均访问时间Ta=Tc+(1-H)×Tm=50ns+(1-0.98)×200ns=54ns;访问效率e=Tc/Ta=50ns/54ns×100%=92.6%。设存储器容量为32字，字长64位，模块数m

=4，分别用顺序方式和交叉方式进行组织。存储周期T=200ns,数据总线宽度为64位，总线周期τ=

50ns

.问顺序存储器和交叉存储器的带宽各是多少？

答案:1.

解：信息总量：q=64位×4=256位

顺序存储器和交叉存储器读出4个字的时间分别是：

t2

=mT=4×200ns=8×10

–7

(s)

t1

=T+(m–1)τ

=200+3×50=3.5×10

–7

(s)

顺序存储器带宽是：

W1

=q

/t2

=32×107

（位/S）

交叉存储器带宽是：

W2

=q/t1

=73×107

（位/S）已知Cache-主存系统效率为85%，平均访问时间为60ns，Cache比主存快4倍，求主存周期是多少？Cache命中率是多少？

答案:因为Ta=Tc/e,所以Tc=Ta×e=60ns×0.85=51ns

(Cache存取周期)r=5,Tm=

Tc×r=51×5=255ns

(主存存取周期)因为Ta=

Tc+(1-H)×Tm=51ns+(1-H)×255ns=60ns所以命中率H=246/255=96.5%设某计算机的Cache采用4路组相联地址映像，已知Cache容量为16KB，主存容量为2MB，每个字块有8个字，每个字有32位。请回答：

（1）主存地址为多少位（按字节编址），各字段如何划分（各需多少位）？

（2）设Cache起始为空，CPU从主存单元0，1，...，100。依次读出101个字，并重复按此次序读11次，问命中率为多少？若Cache速度是主存的5倍，问采用Cache与无Cache比较速度提高多少倍？（分别从主存一次读出一个字和主存一次读出一个字块两方面讨论）

答案:(1)主存容量为2MB,按字节编址,所以主存地址为21位。每个字块有8个字,每个字有32位,所以字块的大小为32个字节,块内地址为5位;Cache采用4路组相联地址映像,所以组内块号为2位;Cache容量为16KB=214B,每个组有4×32=27B,214B/27B=27,所以组号为7位;主存容量为2MB=221B,221B/214B=27,所以主存高位地址为7位;其地址格式如下:

(2)分以下两种情况讨论:①如果主存一次读出一个字,即主存为顺序存储器,所以第一次读时每一个单元均没命中,但后面10次每个单元均可以命中。所以命中率=10/11=91%设Cache的存储周期为T,则主存的存储周期为5T。有Cache则访存时间=(10/11)×T+(1-10/11)×(5T+1T)=16/11T无Cache则访存时间=5T所以速度提高倍数=5÷(16/11)=55/16倍②如果主存一次读出一个字块,即主存为八体交叉存储器。由于每个字块有8个字,所以CPU的0,1,...,100字单元分别在字块0...字块11和字块12中,采用4路组相联地址映像分别映像到第0~第12组中,但Cache起始为空,所以第一次读时每一个块中的第一个单元没命中,但后面10次每个单元均可以命中。所以命中率=(101-13+10×101)/(11×101)=98.8%设Cache的存储周期为T,则主存的存储周期为5T。有Cache则访存时间=98.8%×T+(1-98.8%)×5T=1.048T无Cache则访存时间=5T所以速度提高倍数=5/1.048=4.77倍。在多级存储体系中，Cache存储器的主要功能是（

）。

答案:匹配CPU和主存之间的速度；解决CPU和主存速度不匹配问题在存储系统的Cache与主存层次结构中，常会发生数据替换问题，此时我们较常使用的替换算法有（

）和（

）等。

答案:先进先出算法；FIFO;近期最少使用算法；LRU双端口存储器在______情况下会发生读/写冲突。

答案:左端口与右端口的地址码相同相联存储器是按（

）进行寻址的存储器。

答案:内容指定方式有关Cache的说法正确的是（

）。

答案:CPU内外都可以设置CacheCPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200次，已知cache存取周期为50ns,主存为250ns,求cache

/主存系统的效率和平均访问时间。

答案:解

：命中率H=Ne

/（NC

+Nm）

=3800/(3800

+200)=0.95主存慢于cache的倍率：r=tm

/tc

=250ns/50ns=5访问效率：e=1/[r+(1–r)H]

=1/[5+(1–5)×0.95]=83.3%平均访问时间：ta

=tc/e

=50ns/0.833=60nsCache与主存之间的地址映像方法有哪几种？各有何特点？

答案:映像方式有直接映像，全相联映像，组相联映像三种。直接映像是每个主存块只能放到一个唯一对应的Cache块中，实现简单但Cache利用率低；全相联映像是每个主存块可以放到任何一个Cache块中，最灵活但实现的成本代价最大；组相联映像时每个主存快唯一对应一个Cache组，但可放到组内任何一个块中，是最前两种方式的折中。/star3/origin/5a5a7f5b640175340cbd59e890bd0236.png

答案:（1）A+B=-0.0100010（2）A-B=-0.0111011（3）A+B=+0.0001100（4）[A-B]补=011100100

溢出下列叙述中，能反映RISC特征的是_________。

答案:指令执行采用流水方式;指令长度固定;只有LOAD/STORE指令访问存储器;配置多个通用寄存器_________便于处理数组问题，_________有利于编制循环程序。

答案:变址寻址;相对寻址在指令的寻址方式中，寄存器间接寻址，操作数在

中，指令中的操作数是

。

答案:内存单元;寄存器编号在指令操作数的寻址方式中，寄存器寻址，实际操作数在_________中，指令中的操作数是_________。

答案:通用寄存器;寄存器编号设相对寻址的转移指令占两个字节，第一个字节是操作码，第二个字节是相对位移量（采用补码表示）。每当CPU从内存储器取出第一个字节时，即自动完成（PC）+1→PC。设当前PC的内容为2003H，下一条指令要求程序转移到200AH地址，则该转移指令第二个字节的内容应为_________。若PC的内容为2008H，下一条指令要求转移到2001H地址，则该转移指令第二个字节的内容应为_________。

答案:05H;F7H二地址指令中，操作数的物理地址位置可以安排在_________。

答案:两个主存单元;一个主存单元和一个通用寄存器;两个通用寄存器程序控制类指令的功能是______。

答案:改变程序执行顺序寄存器间接寻址方式中，操作数处在______。

答案:主存单元单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用______。

答案:隐含寻址方式用某个寄存器中操作数的寻址方式称为______寻址。

答案:寄存器直接变址寻址方式中，操作数的有效地址等于______。

答案:变址寄存器内容加上形式地址（位移量）设机器字长为16位，存储器按字节编码，CPU读取一条单字长指令后，PC的值自动加_________。

答案:2在指令格式设计中，采用扩展操作码的目的是_________。

答案:增加指令数量IBMPC16位机中采用了段寻址方式，在寻访一个主存的具体单元时，有一个基地址加上某一个寄存器提供的16位偏移量来形成20位的有效地址。这个基地址由_________来提供。

答案:CPU中的四个16位段寄存器之一自动左移4位POPF指令是按操作数的个数分属于_________指令。

答案:零操作数PUSH指令是按操作数的个数分属于_________指令。

答案:单操作数根据CPU在程序执行期间能同时出现指令流和数据流的数目，可对中央处理器的并行性作出如下四种分类，冯．诺依曼计算机是属于_________。

答案:单指令流单数据流（SISD）位操作类指令的功能是_________。

答案:对CPU内部通用寄存器或主存某一单元任一位进行状态检测或强置（0或1）在堆栈寻址方式中，设A为累加器，SP为堆栈指示器，则进栈操作是_________。

答案:（SP）－1→SP，A→(SP)相对寻址方式中，求有效地址使用_________加上偏移量。

答案:程序计数器内容扩展操作码是_________。

答案:一种指令优化技术，即让操作码的长度随地址数的减少而增加，不同地址数指令可以有不同的操作码长度输入输出指令的功能是_________。

答案:进行CPU和I/O设备之间的数据传送关于操作数的来源和去处，表述不正确的是_________。

答案:）第四个来源和去处是外存贮器某计算机字长为32位，指令为单字指令，操作码占12位，其存储器按字编址，那么它的最大寻址空间是_________。

答案:16GB_________寻址方式为实现程序浮动提供了支持。

答案:相对寻址程序控制类指令的功能是_________。

答案:改变程序执行的顺序基址寻址方式中，操作数的有效地址等于_________。

答案:基址寄存器内容加上形式地址（偏移量）变址寻址方式中，操作数的有效地址等于_________。

答案:变址寄存器内容加上形式地址间接寻址是指_________。

答案:指令中间接给出操作数地址直接寻址是指_________。

答案:指令中直接给出操作数地址立即寻址是指_________。

答案:指令中直接给出操作数在单地址指令格式中，下面叙述正确的是_________。

答案:可能有一个操作数，也可能有两个操作数指令系统中采用不同寻址方式的目的主要是_________。

答案:缩短指令长度，扩大寻址空间，提高编程灵活性根据特定需要预先为计算机编制的指令序列称为_________。

答案:程序如果计算机的主频高，就意味着计算机的机器速度一定快。（）

答案:错执行指令时，指令在主存中的地址存放在指令寄存器中。（）

答案:错非访存指令不需要从内存中取操作数，也不需要将目的操作数存放到内存，因此这类指令的执行不需要地址寄存器参与工作。（）

答案:错RISC一定是采用指令流水线技术的计算机。（）

答案:错流水线中相关性问题是指在一段程序中的相邻指令之间存在某种关系，这种关系可能影响到指令的并行执行。（）

答案:对指令周期就是指CPU从主存中读出一条指令的平均时间（）

答案:错在主机中，只用内存能存放数据。（）

答案:错在冯∙诺依曼结构的计算机中，数据流是由指令流驱动的。（）

答案:对为了解决多个

同时竞争总线控制权，必须具有

部件。

答案:主设备;总线仲裁RISC指令系统的最大特点是：______；______;指令格式和寻址方式种类少，只有取数/存数指令访问存储器。

答案:指令条数少;指令长度短执行一条指令，要经过

，

和

所规定的处理功能三个阶段完成，指令不同，执行的功能也不同，但其中

阶段是所有指令都有的或相同的。

答案:读取指令;分析指令;执行指令;读取指令各种计算机的CPU可能有这样或那样的不同，但是在CPU中至少有六个主要的寄存器，它们是

、

、

、

、

和

。

答案:指令寄存器;程序计数器;地址寄存器;缓冲寄存器;累加寄存器;状态条件寄存器采用流水线带来的主要问题是_________问题，它一般包括_________、_________和_________。

答案:相关性;资源相关;数据相关;控制相关具有运算器和控制功能，能分析、控制并执行指令的部件称为_________；保存当前栈顶地址的寄存器称为_________；保存当前正在执行的指令的寄存器称为_________；指示当前指令的后续指令的地址寄存器称为_________；在微程序控制器中，时序信号比较简单，一般采用_________控制方式。

答案:控制器;栈顶指示器;指令寄存器;程序计数器;同步控制目前的CPU包括_________、_________、CACHE和总线。

答案:控制器;运算器CPU从主存取出一条指令并执行该指令的时间叫做_________，它常用若干个

来表示，而后者又包含若干个

。

答案:指令周期;机器周期;时钟周期在CPU中，保存当前正在执行的指令的寄存器是_________，保存下一条指令地址的寄存器是_________，保存访问主存储器地址的寄存器是_________。

答案:指令寄存器IR;程序计数器PC;地址寄存器AR广义上讲，并行性包含两种含义，一是_________，指两个或两个以上的事件在同一时刻发生，二是_________，指两个或两个以上的事件在同一时间间隔内连续发生。

答案:同时性;并发性并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。概括起来，主要有三种形式______并行；______并行；______并行。

答案:时间;空间;时间+空间并行;CPU的主要功能是_________、_________、_________和_________。

答案:程序控制;操作控制;时间控制;数据加工CPU从______取出一条指令并执行这条指令的时间和称为______。由于各种指令的操作功能不同，各种指令的指令周期是______。

答案:存储器;指令周期;不相同的;若某计算机最复杂指令的执行需要完成5个子功能,分别由功能部件A～E实现,各功能部件所需时间分别为80ps、50ps、50ps、70ps和50ps，采用流水线方式执行指令,流水段寄存器延迟时间为20ps,则CPU时钟周期至少为。

答案:100ps某CPU主频为1.03GHz、采用4级指今流水线每个流水段的执行需要1个时钟周期，假定CPU执行了100条指令，在其执行过程中，没有发生任何流水线阻塞,此时流水线的吞吐率为

。

答案:1.0×109条指令/秒在无转发机制的5段基本流水线中,下列指令序列存在数据冲突的指令对是

。I1:ADDR1,R2,R3;(R2)+(R3)→R1I2:ADDR5,R2,R4;(R2)+(R4)→R5I3:ADDR4,R5,R3;(R5)+(R3)→R4I4:ADDR5,R2,R6;(R2)+(R6)→R5

答案:I2和13某计算机的指令流水线由4个功能段组成，指令流经各功能段的时间(忽略各功能段之间的缓存时间)分别为90ns、80ns、70ns、60ns，则该计算机的CPU时钟周期至少是。

答案:90ns由于CPU内部的操作速度较快，而CPU访问一次主存所花的时间较长，因此机器周期通常用______来规定。

答案:主存中读取一个指令字的最短时间下列给出的指令系统特点中，有利于实现指令流水线的是

。I.指令格式规整且长度一致。II.指令和数据按边界对齐存放。III.

只有Load/Store指令才能对操作数进行存储访问。

答案:Ⅰ、Ⅱ、Ⅲ在CPU中，跟踪后继指令地址的寄存器是（

）。

答案:程序计数器在采用“取指、译码/取数、执行、访存、写回”5段流水线的处理器中,执行如下指令序列，其中s0、s1、s2、s3和t2表示寄存器编号。下列指令对中,不存在数据冒险的是

。I1:adds2,s1,s0//R[S2]<-R[s1]+R[s0]I2:loads3,0(t2)//R[s3]<-M[R[t2]+0]I3:adds2,s2,s3//R[s2]<-R[s2]+R[s3]I4:stores2,0(t2)//M[R[t2]+0]<-R[s2]

答案:I2和I4流水CPU是由一系列叫做“段”的处理线路所组成，和具有m个并行部件的CPU相比，一个m段流水CPU______。

答案:具备同等水平的吞吐能力下列选项中,不会引起指令流水线阻塞的是

。

答案:数据旁路(转发)(

)大多数个人计算机中可配置的内存容量仅受地址总线位数限制。

答案:错(

)内存与外存都能直接向CPU提供数据。

答案:错(

)因为单管动态随机存储器是利用电容来存储信息并且它是破坏性读出,所以必须不断地刷新。

答案:对为了提高主存储器存取速度,通常采用_____和_____的二种存储器并行读写技术方案,这样能在主存储器的一个工作周期或略多一点的时间内可以读出多个主存字。

答案:一体多字方案；一体多字;多体交叉编址技术；多体交叉主存储器通过地址总线、数据总线、控制总线与计算机的CPU和外围设备连接在一起。地址总线用于选择主存储器的一个存储单元,数据总线用于在各功能部件之间传送数据。因此计算机的最大可寻址空间决定于_____的位数,而_____位数与_____的乘积正比于该总线的吞吐(输入/输出)能力。

答案:地址总线;数据总线;总线时钟频率;总线的时钟频率若RAM芯片内有1024个单元

,用单译码方式,地址译码器将有_____条输出线;用双译码方式,地址译码器有_____条输出线。

答案:1024;64;要组成容量为32K×8位的存储器,需要8K×4位的静态RAM芯片_____片,或者需要8K×8的静态RAM芯片_____片。

答案:8;4;内存储器容量为6K时,若首地址为00000H,那么末地址的十六进制表示是_____。

答案:17FFH;动态半导体存储器的刷新一般有_____、_____和_____三种方式。

答案:集中式；集中式刷新;分散式；分散式刷新;异步式;异步式刷新计算机的存储器采用分级方式是为了___。

答案:解决容量、价格、速度三者之间的矛盾交叉存储器实质上是一种___存储器,它能___执行___独立的读写操作。

答案:模块式,并行,多个双端口存储器在___情况下会发生读/写冲突。

答案:左端口与右端口的地址码相同存储单元是指______。

答案:存放一个机器字的所有存贮元集合(

)在虚拟存储器中,逻辑地址转换成物理地址是由硬件实现的,仅在页面失效才由操作系统将被访问页从辅存调到主存,必须时还要先把被淘汰的页面内容写入辅存。

答案:错虚拟存储器指的是_____层次,它给用户提供了一个比_____空间大的多的_____空间。

答案:主存-外存;主存;虚拟地址;虚拟存储器通常由主存和_____两级存储系统组成。为了在一台特定的机器上执行程序,必须把_____映像到这台机器主存储器的_____空间上,这个过程称为地址映像。

答案:辅存;逻辑地址;物理地址;假设某计算机按字编址，cache有4行，cache和主存之间交换的块大小为1个字。若cache的内容初始为空，采用二路组相联映射方式和LRU替换策略。访问的主存地址依次为0、4、8、2、0、6、8、6、4、8时，命中cache的次数是。

答案:3虚拟存储可以实现

。

答案:扩大主存储器的存储空间，并能进行自动管理和调度假定用若干个2KBx4位的芯片组成一个8Kx8位的存储器，则地址0B1FH所在芯片的最小地址是。

答案:0800H采用虚拟存储器的主要目的是___。

答案:扩大存储器空间,并能进行自动管理采用指令cache与数据cache分离的主要目的是

。

答案:减少指令流水线资源冲突某虚拟存储器采用页式内存管理，使用LRU页面替换算法，考虑下面的页面访问地址流（每次访问在一个时间单位中完成），1、8、1、7、8、2、7、2、1、8、3、8、2、1、3、1、7、1、3、7。假定内存容量为4个页面，开始时为空的，则页面失效次数是（

）。

答案:6某计算机使用4体交叉编址存储器，假定在存储器总线上出现的主存地址(十进制)序列为8005、8006、8007、8008、8001、8002、8003、8004、8000,则可能发生访存冲突的地址对是。

答案:8000和8004虚拟存储器的逻辑地址位数比物理地址___。

答案:多下列关于缺页处理的叙述中，错误的是

。

答案:缺页处理完成后执行发生缺页的指令的下一条指令Cache的内容是_